MC68HC08JB1 Datasheet, PDF (19/216 Pages) Motorola, Inc – Microcontrollers

Figure
Title
Page
9-29
9-30
9-31
9-32
OUT Token Data Flow for Receive Endpoint 0. . . . . . . . . . . . 135
SETUP Token Data Flow for Receive Endpoint 0 . . . . . . . . . 136
IN Token Data Flow for Transmit Endpoint 0 . . . . . . . . . . . . . 137
IN Token Data Flow for Transmit Endpoint 1 . . . . . . . . . . . . . 138
10-1
10-2
10-3
10-4
10-5
10-6
10-7
10-8
10-9
TIM Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
TIM I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .144
PWM Period and Pulse Width . . . . . . . . . . . . . . . . . . . . . . . . 148
TIM Status and Control Register (TSC) . . . . . . . . . . . . . . . . . 154
TIM Counter Registers (TCNTH:TCNTL) . . . . . . . . . . . . . . . . 156
TIM Counter Modulo Registers (TMODH:TMODL). . . . . . . . . 157
TIM Channel Status and Control Registers (TSC0:TSC1) . . . 158
CHxMAX Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .161
TIM Channel Registers (TCH0H/L:TCH1H/L). . . . . . . . . . . . . 162
11-1 I/O Port Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .164
11-2 Port A Data Register (PTA) . . . . . . . . . . . . . . . . . . . . . . . . . . 166
11-3 Data Direction Register A (DDRA) . . . . . . . . . . . . . . . . . . . . . 167
11-4 Port A I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
11-5 Port C Data Register (PTC) . . . . . . . . . . . . . . . . . . . . . . . . . . 168
11-6 Data Direction Register C (DDRC) . . . . . . . . . . . . . . . . . . . . . 169
11-7 Port C I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
11-8 Port D Data Register (PTD) . . . . . . . . . . . . . . . . . . . . . . . . . . 171
11-9 Data Direction Register D (DDRD) . . . . . . . . . . . . . . . . . . . . . 171
11-10 Port D I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
11-11 Port E Data Register (PTE) . . . . . . . . . . . . . . . . . . . . . . . . . . 173
11-12 Data Direction Register E (DDRE) . . . . . . . . . . . . . . . . . . . . . 175
11-13 Port E I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
11-14 Port Option Control Register (POCR). . . . . . . . . . . . . . . . . . . 177
12-1
12-2
12-3
12-4
IRQ Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 181
IRQ I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .181
IRQ Status and Control Register (ISCR) . . . . . . . . . . . . . . . . 184
IRQ Option Control Register (IOCR) . . . . . . . . . . . . . . . . . . . 185
13-1 Keyboard Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . 189
MC68HC08JB1 — Rev. 2.1
Freescale Semiconductor
Technical Data
19