PNX1502E Datasheet, PDF (6/819 Pages) NXP Semiconductors – Connected Media Processor

Philips Semiconductors
Volume 1 of 1
PNX15xx Series
3.1
3.2
3.2.1
3.2.2
3.3
3.3.1
3.3.2
3.3.3
3.3.4
3.4
3.4.1
3.5
4.
4.1
4.1.1
MMIO and Task Based Programming . . . . . 11-23
Setup Order for the QVCP . . . . . . . . . . . . . . . 11-24
Shadow Registers . . . . . . . . . . . . . . . . . . . . . . 11-25
Fast Access Registers . . . . . . . . . . . . . . . . . . . 11-29
Programming of Layer and Pool Resources 11-30
Resource Assignment and Selection . . . . . . 11-30
Aperture Assignment . . . . . . . . . . . . . . . . . . . . 11-30
Data Flow Selection . . . . . . . . . . . . . . . . . . . . . 11-32
Pool Resource Assignment Example . . . . . . 11-34
Programming the STG. . . . . . . . . . . . . . . . . . . 11-35
Changing Timing. . . . . . . . . . . . . . . . . . . . . . . . 11-36
Programming QVCP for Different Output Formats
11-36
Application Notes. . . . . . . . . . . . . . . . . . . . . . 11-37
Special Features. . . . . . . . . . . . . . . . . . . . . . . . 11-37
Signature Analysis . . . . . . . . . . . . . . . . . . . . . . 11-37
4.2
4.3
4.4
4.5
4.6
4.7
4.8
4.8.1
4.8.2
4.8.3
4.8.4
4.8.5
4.9
5.
5.1
5.2
Programming Help . . . . . . . . . . . . . . . . . . . . . . 11-37
LINT Parameters . . . . . . . . . . . . . . . . . . . . . . . . 11-38
HSRU Parameters . . . . . . . . . . . . . . . . . . . . . . 11-38
LSHR Parameters . . . . . . . . . . . . . . . . . . . . . . . 11-39
DCTI Parameters . . . . . . . . . . . . . . . . . . . . . . . 11-40
CFTR Parameters . . . . . . . . . . . . . . . . . . . . . . . 11-40
Underflow Behavior . . . . . . . . . . . . . . . . . . . . . 11-40
Layer Underflow . . . . . . . . . . . . . . . . . . . . . . . . 11-41
Underflow Symptom . . . . . . . . . . . . . . . . . . . . . 11-41
Underflow Recovery . . . . . . . . . . . . . . . . . . . . . 11-41
Underflow Trouble-shooting . . . . . . . . . . . . . . 11-41
Underflow Handling . . . . . . . . . . . . . . . . . . . . . 11-41
Clock Calculations. . . . . . . . . . . . . . . . . . . . . . . 11-42
Register Descriptions . . . . . . . . . . . . . . . . . . 11-43
Register Summary . . . . . . . . . . . . . . . . . . . . . . 11-43
Register Tables . . . . . . . . . . . . . . . . . . . . . . . . . 11-46
Chapter 12: Video Input Processor
1.
1.1
2.
2.1
2.2
2.2.1
2.2.2
2.3
2.4
2.5
2.5.1
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-1
Functional Description . . . . . . . . . . . . . . . . . 12-2
VIP Block Level Diagram . . . . . . . . . . . . . . . . . 12-2
Chip I/O and Connections. . . . . . . . . . . . . . . . . 12-3
Data Routing and Video Modes . . . . . . . . . . . . 12-3
Input Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-4
Test Pattern Generator . . . . . . . . . . . . . . . . . . . 12-4
Input Formats . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-5
Video Data Path . . . . . . . . . . . . . . . . . . . . . . . . . 12-8
Video Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . 12-8
2.5.2
2.5.3
2.5.4
2.5.5
2.5.6
2.5.7
2.5.8
3.
3.1
3.2
Video Data Acquisition . . . . . . . . . . . . . . . . . . . . 12-8
Internal Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-9
Field Identifier Generation . . . . . . . . . . . . . . . . . 12-9
Horizontal Video Filters (Sampling, Scaling, Color
Space Conversion)12-12
Video Data Write to Memory . . . . . . . . . . . . . . 12-13
Auxiliary Data Path . . . . . . . . . . . . . . . . . . . . . . 12-15
Interrupt Generation . . . . . . . . . . . . . . . . . . . . . 12-19
Register Descriptions . . . . . . . . . . . . . . . . . . 12-19
Register Summary . . . . . . . . . . . . . . . . . . . . . . 12-19
Register Table . . . . . . . . . . . . . . . . . . . . . . . . . . 12-21
Chapter 13: FGPO: Fast General Purpose Output
1.
1.1
1.2
1.3
1.4
1.5
1.6
1.7
2.
2.1
2.2
2.3
2.4
2.5
2.6
2.7
2.8
2.8.1
2.8.2
2.8.3
2.8.4
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-1
FGPO Overview . . . . . . . . . . . . . . . . . . . . . . . . . 13-2
FGPO to VDO pin mapping . . . . . . . . . . . . . . . 13-3
DTL MMIO Interface . . . . . . . . . . . . . . . . . . . . . 13-3
Header Initiator . . . . . . . . . . . . . . . . . . . . . . . . . . 13-3
Data Initiator . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-3
Record Output Mode . . . . . . . . . . . . . . . . . . . . . 13-3
Message Passing Mode . . . . . . . . . . . . . . . . . . 13-4
Functional Description . . . . . . . . . . . . . . . . . 13-5
Stopping clk_fgpo for output flow control . . . . 13-6
Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-6
Base Addresses . . . . . . . . . . . . . . . . . . . . . . . . . 13-6
Sample (data) Size. . . . . . . . . . . . . . . . . . . . . . . 13-7
Record or Message Size. . . . . . . . . . . . . . . . . . 13-7
Records or Messages Per Buffer . . . . . . . . . . 13-7
Stride. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-7
Interrupt Events. . . . . . . . . . . . . . . . . . . . . . . . . . 13-7
BUF1DONE and BUF2DONE Interrupts . . . . 13-8
THRESH1_REACHED and
THRESH2_REACHED Interrupts13-8
UNDERRUN Interrupt . . . . . . . . . . . . . . . . . . . . 13-8
MBE Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-8
2.9
2.10
2.11
2.12
2.13
2.14
3.
3.1
3.1.1
3.1.2
3.1.3
3.1.4
3.1.5
3.2
3.3
3.4
3.4.1
3.4.2
4.
4.1
4.2
Record or Message Counters . . . . . . . . . . . . . . 13-9
Timestamp . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-10
Variable Length . . . . . . . . . . . . . . . . . . . . . . . . . 13-10
Output Time Registers . . . . . . . . . . . . . . . . . . . 13-10
Double Buffer Operation . . . . . . . . . . . . . . . . . 13-10
Single Buffer Operation . . . . . . . . . . . . . . . . . . 13-11
Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-11
Both Operating Modes . . . . . . . . . . . . . . . . . . . 13-11
Setup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-11
Interrupt Service Routines . . . . . . . . . . . . . . . . 13-12
Optimized DMA Transfers . . . . . . . . . . . . . . . . 13-12
Terminating DMA Transfers . . . . . . . . . . . . . . 13-12
Signal Edge Definitions . . . . . . . . . . . . . . . . . . 13-12
Message Passing Mode. . . . . . . . . . . . . . . . . . 13-13
PNX1300 Series Message Passing Mode . . 13-13
Record Output Mode . . . . . . . . . . . . . . . . . . . . 13-13
Record Synchronization Events . . . . . . . . . . . 13-14
Buffer Synchronization Events . . . . . . . . . . . . 13-14
Register Descriptions . . . . . . . . . . . . . . . . . . 13-15
Mode Register Setup . . . . . . . . . . . . . . . . . . . . 13-15
Status Registers . . . . . . . . . . . . . . . . . . . . . . . . 13-20
12NC 9397 750 14321
Product data sheet
Rev. 2 — 1 December 2004
© Koninklijke Philips Electronics N.V. 2002-2003-2004. All rights reserved.
-6