MC68HC908BD48 Datasheet, PDF (12/290 Pages) Freescale Semiconductor, Inc – Microcontrollers

Table of Contents
15.6.1
15.6.2
15.6.3
15.6.4
15.6.5
15.6.6
15.6.7
DDC Address Register (DADR) . . . . . . . . . . . . . . . . . . . . . 196
DDC2 Address Register (D2ADR) . . . . . . . . . . . . . . . . . . . 197
DDC Control Register (DCR) . . . . . . . . . . . . . . . . . . . . . . . 198
DDC Master Control Register (DMCR) . . . . . . . . . . . . . . . 199
DDC Status Register (DSR) . . . . . . . . . . . . . . . . . . . . . . . . 202
DDC Data Transmit Register (DDTR) . . . . . . . . . . . . . . . . 204
DDC Data Receive Register (DDRR). . . . . . . . . . . . . . . . . 205
15.7 Programming Considerations . . . . . . . . . . . . . . . . . . . . . . . . . 206
Section 16. Sync Processor
16.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
16.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
16.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
16.4 I/O Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
16.5 Functional Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
16.5.1 Polarity Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
16.5.1.1 Hsync Polarity Detection . . . . . . . . . . . . . . . . . . . . . . . . 214
16.5.1.2 Vsync Polarity Detection . . . . . . . . . . . . . . . . . . . . . . . . 214
16.5.1.3 Composite Sync Polarity Detection . . . . . . . . . . . . . . . . 214
16.5.2 Sync Signal Counters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
16.5.3 Polarity Controlled HSYNCO and VSYNCO Outputs. . . . . 215
16.5.4 Clamp Pulse Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
16.5.5 Low Vertical Frequency Detect . . . . . . . . . . . . . . . . . . . . . 217
16.6 Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
16.6.1 Sync Processor Control & Status Register (SPCSR). . . . . 217
16.6.2 Sync Processor Input/Output Control Register (SPIOCR) . 219
16.6.3 Vertical Frequency Registers (VFRs). . . . . . . . . . . . . . . . . 221
16.6.4 Hsync Frequency Registers (HFRs). . . . . . . . . . . . . . . . . . 223
16.6.5 Sync Processor Control Register 1 (SPCR1). . . . . . . . . . . 225
16.6.6 H&V Sync Output Control Register (HVOCR) . . . . . . . . . . 226
16.7 System Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
Technical Data
12
Table of Contents
MC68HC908BD48 — Rev. 1.0
MOTOROLA