PIC32MX5XX_11 Datasheet, PDF (92/256 Pages) Microchip Technology – High-Performance, USB, CAN and Ethernet 32-bit Flash Microcontrollers

TABLE 4-19: DMA CHANNELS 0-7 REGISTER MAP^(1,2) (CONTINUED)
Bits
31/15 30/14 29/13 28/12 27/11 26/10
25/9
24/8
23/7
22/6
21/5
20/4
19/3
18/2
17/1
16/0
31:16 —
34D0 DCH5DAT
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
—
—
—
—
—
—
—
—
CHPDAT<7:0>
0000
31:16 —
34E0 DCH6CON
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0 CHBUSY
—
—
—
—
—
—
CHCHNS CHEN CHAED CHCHN CHAEN
—
CHEDET
CHPRI<1:0>
0000
31:16 —
—
—
—
—
—
—
—
34F0 DCH6ECON
CHAIRQ<7:0>
00FF
15:0
CHSIRQ<7:0>
CFORCE CABORT PATEN SIRQEN AIRQEN
—
—
— FF00
31:16 —
—
—
—
—
—
—
—
CHSDIE CHSHIE CHDDIE CHDHIE CHBCIE CHCCIE CHTAIE CHERIE 0000
3500 DCH6INT
15:0
—
—
—
—
—
—
—
—
CHSDIF CHSHIF CHDDIF CHDHIF CHBCIF CHCCIF CHTAIF CHERIF 0000
31:16
3510 DCH6SSA
15:0
CHSSA<31:0>
0000
0000
31:16
3520 DCH6DSA
15:0
CHDSA<31:0>
0000
0000
31:16 —
3530 DCH6SSIZ
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
CHSSIZ<15:0>
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
3540 DCH6DSIZ
15:0
CHDSIZ<15:0>
0000
31:16 —
3550 DCH6SPTR
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
CHSPTR<15:0>
0000
31:16 —
3560 DCH6DPTR
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
CHDPTR<15:0>
0000
31:16 —
3570 DCH6CSIZ
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
CHCSIZ<15:0>
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
3580 DCH6CPTR
15:0
CHCPTR<15:0>
0000
31:16 —
3590 DCH6DAT
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
—
—
—
—
—
—
—
—
CHPDAT<7:0>
0000
31:16 —
35A0 DCH7CON
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0 CHBUSY
—
—
—
—
—
—
CHCHNS CHEN CHAED CHCHN CHAEN
—
CHEDET
CHPRI<1:0>
0000
31:16 —
—
—
—
—
—
—
—
CHAIRQ<7:0>
00FF
35B0 DCH7ECON
15:0
CHSIRQ<7:0>
CFORCE CABORT PATEN SIRQEN AIRQEN
—
—
— FF00
31:16 —
35C0 DCH7INT
—
—
—
—
—
—
—
CHSDIE CHSHIE CHDDIE CHDHIE CHBCIE CHCCIE CHTAIE CHERIE 0000
15:0
—
—
—
—
—
—
—
—
CHSDIF CHSHIF CHDDIF CHDHIF CHBCIF CHCCIF CHTAIF CHERIF 0000
31:16
35D0 DCH7SSA
15:0
CHSSA<31:0>
0000
0000
31:16
35E0 DCH7DSA
15:0
CHDSA<31:0>
0000
0000
Legend:
x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1:
All registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and INV Registers” for more
information.
2: DMA channels 4-7 are note available on PIC32MX534/564/664/764 devices.