PIC32MX5XX_11 Datasheet, PDF (91/256 Pages) Microchip Technology – High-Performance, USB, CAN and Ethernet 32-bit Flash Microcontrollers

TABLE 4-19: DMA CHANNELS 0-7 REGISTER MAP^(1,2) (CONTINUED)
Bits
31/15 30/14 29/13 28/12 27/11 26/10
25/9
24/8
23/7
22/6
21/5
20/4
19/3
18/2
17/1
16/0
31:16 —
33B0 DCH4SSIZ
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
CHSSIZ15:0>
0000
31:16 —
33C0 DCH4DSIZ
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
CHDSIZ<15:0>
0000
31:16 —
33D0 DCH4SPTR _15:0
—
—
—
—
—
—
—
—
—
CHSPTR<15:0>
—
—
—
—
—
— 0000
0000
31:16 —
33E0 DCH4DPTR _15:0
—
—
—
—
—
—
—
—
—
CHDPTR<15:0>
—
—
—
—
—
— 0000
0000
31:16 —
33F0 DCH4CSIZ
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
CHCSIZ<15:0>
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
3400 DCH4CPTR _15:0
CHCPTR<15:0>
0000
31:16 —
3410 DCH4DAT _15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
CHPDAT<7:0>
—
—
— 0000
0000
31:16 —
—
3420 DCH5CON _{15:0 CHBUSY}
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
CHCHNS CHEN CHAED CHCHN CHAEN
—
—
—
— 0000
—
CHEDET
CHPRI<1:0>
0000
31:16 —
3430 DCH5ECON _15:0
—
—
—
—
CHSIRQ<7:0>
—
—
—
CHAIRQ<7:0>
CFORCE CABORT PATEN SIRQEN AIRQEN
—
—
00FF
— FF00
31:16 —
3440 DCH5INT _15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
CHSDIE CHSHIE CHDDIE CHDHIE CHBCIE CHCCIE CHTAIE CHERIE 0000
—
CHSDIF CHSHIF CHDDIF CHDHIF CHBCIF CHCCIF CHTAIF CHERIF 0000
31:16
3450 DCH5SSA _15:0
CHSSA<31:0>
0000
0000
31:16
3460 DCH5DSA
15:0
CHDSA<31:0>
0000
0000
31:16 —
3470 DCH5SSIZ _15:0
—
—
—
—
—
—
—
—
—
CHSSIZ<15:0>
—
—
—
—
—
— 0000
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
3480 DCH5DSIZ _15:0
CHDSIZ<15:0>
0000
31:16 —
3490 DCH5SPTR _15:0
—
—
—
—
—
—
—
—
—
CHSPTR<15:0>
—
—
—
—
—
— 0000
0000
31:16 —
34A0 DCH5DPTR _15:0
—
—
—
—
—
—
—
—
—
CHDPTR<15:0>
—
—
—
—
—
— 0000
0000
31:16 —
34B0 DCH5CSIZ _15:0
—
—
—
—
—
—
—
—
—
CHCSIZ<15:0>
—
—
—
—
—
— 0000
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
34C0 DCH5CPTR
15:0
CHCPTR<15:0>
0000
Legend:
x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1:
2:
All registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and INV Registers” for more
information.
DMA channels 4-7 are note available on PIC32MX534/564/664/764 devices.