PIC32MX5XX_11 Datasheet, PDF (90/256 Pages) Microchip Technology – High-Performance, USB, CAN and Ethernet 32-bit Flash Microcontrollers

TABLE 4-19: DMA CHANNELS 0-7 REGISTER MAP^(1,2) (CONTINUED)
Bits
31/15 30/14 29/13 28/12 27/11 26/10
25/9
24/8
23/7
22/6
21/5
20/4
19/3
18/2
17/1
16/0
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
3290 DCH2DAT
15:0
—
—
—
—
—
—
—
—
CHPDAT<7:0>
0000
31:16 —
32A0 DCH3CON
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0 CHBUSY
—
—
—
—
—
—
CHCHNS CHEN CHAED CHCHN CHAEN
—
CHEDET
CHPRI<1:0>
0000
31:16 —
—
—
—
—
—
—
—
32B0 DCH3ECON
CHAIRQ<7:0>
00FF
15:0
CHSIRQ<7:0>
CFORCE CABORT PATEN SIRQEN AIRQEN
—
—
— FF00
31:16 —
32C0 DCH3INT
—
—
—
—
—
—
—
CHSDIE CHSHIE CHDDIE CHDHIE CHBCIE CHCCIE CHTAIE CHERIE 0000
15:0
—
—
—
—
—
—
—
—
CHSDIF CHSHIF CHDDIF CHDHIF CHBCIF CHCCIF CHTAIF CHERIF 0000
31:16
32D0 DCH3SSA
15:0
CHSSA<31:0>
0000
0000
31:16
32E0 DCH3DSA
15:0
CHDSA<31:0>
0000
0000
31:16 —
32F0 DCH3SSIZ
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
CHSSIZ<15:0>
0000
31:16 —
3300 DCH3DSIZ
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
CHDSIZ<15:0>
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
3310 DCH3SPTR
15:0
CHSPTR<15:0>
0000
31:16 —
3320 DCH3DPTR
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
CHDPTR<15:0>
0000
31:16 —
3330 DCH3CSIZ
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
CHCSIZ<15:0>
0000
31:16 —
3340 DCH3CPTR
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
CHCPTR<15:0>
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
3350 DCH3DAT
15:0
—
—
—
—
—
—
—
—
CHPDAT<7:0>
0000
31:16 —
3360 DCH4CON
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0 CHBUSY
—
—
—
—
—
—
CHCHNS CHEN CHAED CHCHN CHAEN
—
CHEDET
CHPRI<1:0>
0000
31:16 —
—
—
—
—
—
—
—
3370 DCH4ECON
CHAIRQ<7:0>
00FF
15:0
CHSIRQ<7:0>
CFORCE CABORT PATEN SIRQEN AIRQEN
—
—
— FF00
31:16 —
3380 DCH4INT
—
—
—
—
—
—
—
CHSDIE CHSHIE CHDDIE CHDHIE CHBCIE CHCCIE CHTAIE CHERIE 0000
15:0
—
—
—
—
—
—
—
—
CHSDIF CHSHIF CHDDIF CHDHIF CHBCIF CHCCIF CHTAIF CHERIF 0000
31:16
3390 DCH4SSA
15:0
CHSSA<31:0>
0000
0000
31:16
33A0 DCH4DSA
15:0
CHDSA<31:0>
0000
0000
Legend:
Note 1:
2:
x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
All registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and INV Registers” for more
information.
DMA channels 4-7 are note available on PIC32MX534/564/664/764 devices.