English
Language : 

PIC32MX5XX_11 Datasheet, PDF (116/256 Pages) Microchip Technology – High-Performance, USB, CAN and Ethernet 32-bit Flash Microcontrollers
◁
TABLE 4-47:
ETHERNET CONTROLLER REGISTER SUMMARY FOR PIC32MX664F064H, PIC32MX664F128H, PIC32MX664F064L,
PIC32MX664F128L, PIC32MX675F256H, PIC32MX675F512H, PIC32MX695F512H, PIC32MX775F256H, PIC32MX775F512H,
PIC32MX795F512H, PIC32MX695F512L, PIC32MX675F256L, PIC32MX675F512L, PIC32MX764F128H, PIC32MX764F128L,
PIC32MX775F256L, PIC32MX775F512L AND PIC32MX795F512L DEVICES(1) (CONTINUED)
Bits
31/15
30/14
29/13
28/12
27/11
26/10
25/9
24/8
23/7
22/6
21/5
20/4
19/3
18/2
17/1
16/0
31:16
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
9260
EMAC1
SUPP
15:0
—
—
—
—
RESET
RMII
—
—
SPEED
RMII
—
—
—
—
—
—
—
— 1000
9270
EMAC1 31:16
TEST 15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
—
TESTBP TESTPAUSE SHRTQNTA 0000
31:16
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
9280
EMAC1
MCFG
15:0
RESET
MGMT
—
—
—
—
—
—
—
—
—
CLKSEL<3:0>
NOPRE SCANINC 0020
9290
EMAC1 31:16
MCMD 15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
—
SCAN
READ 0000
92A0
EMAC1 31:16
MADR 15:0
—
—
—
—
—
—
—
—
—
—
PHYADDR<4:0>
—
—
—
—
—
—
—
—
—
—
—
REGADDR<4:0>
— 0000
0100
92B0
EMAC1 31:16
MWTD 15:0
—
—
—
—
—
—
—
—
—
MWTD<15:0>
—
—
—
—
—
—
— 0000
0000
92C0
EMAC1 31:16
MRDD 15:0
—
—
—
—
—
—
—
—
—
MRDD<15:0>
—
—
—
—
—
—
— 0000
0000
92D0
EMAC1 31:16
MIND 15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
—
LINKFAIL NOTVALID SCAN MIIMBUSY 0000
9300
EMAC1 31:16
SA0(2)
15:0
—
—
—
—
—
—
STNADDR6<7:0>
—
—
—
—
—
—
—
—
STNADDR5<7:0>
—
— xxxx
xxxx
9310
EMAC1 31:16
SA1(2)
15:0
—
—
—
—
—
—
STNADDR4<7:0>
—
—
—
—
—
—
—
—
STNADDR3<7:0>
—
— xxxx
xxxx
9320
EMAC1 31:16
SA2(2)
15:0
—
—
—
—
—
—
STNADDR2<7:0>
—
—
—
—
—
—
—
—
STNADDR1<7:0>
—
— xxxx
xxxx
Legend:
Note 1:
2:
x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
All registers in this table (with the exception of ETHSTAT) have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and
INV Registers” for more information.
Reset values default to the factory programmed value.
 ▷