PIC32MX5XX_11 Datasheet, PDF (114/256 Pages) Microchip Technology – High-Performance, USB, CAN and Ethernet 32-bit Flash Microcontrollers

TABLE 4-47:
ETHERNET CONTROLLER REGISTER SUMMARY FOR PIC32MX664F064H, PIC32MX664F128H, PIC32MX664F064L,
PIC32MX664F128L, PIC32MX675F256H, PIC32MX675F512H, PIC32MX695F512H, PIC32MX775F256H, PIC32MX775F512H,
PIC32MX795F512H, PIC32MX695F512L, PIC32MX675F256L, PIC32MX675F512L, PIC32MX764F128H, PIC32MX764F128L,
PIC32MX775F256L, PIC32MX775F512L AND PIC32MX795F512L DEVICES⁽¹⁾
Bits
31/15
30/14
29/13
28/12
27/11
26/10
25/9
24/8
23/7
22/6
21/5
20/4
19/3
18/2
17/1
16/0
31:16
PTV<15:0>
0000
9000 ETHCON1
15:0
ON
FRZ
SIDL
—
—
—
TXRTS
RXEN AUTOFC
—
—
MANFC
—
—
—
BUFCDEC 0000
31:16
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
9010 ETHCON2
15:0
—
—
—
—
—
RXBUFSZ<6:0>
—
—
—
— 0000
31:16
9020 ETHTXST
15:0
TXSTADDR<31:16>
TXSTADDR<15:2>
0000
—
— 0000
31:16
9030 ETHRXST
15:0
RXSTADDR<31:16>
RXSTADDR<15:2>
0000
—
— 0000
31:16
9040 ETHHT0
15:0
HT<31:0>
0000
0000
31:16
9050 ETHHT1
15:0
HT<63:32>
0000
0000
31:16
9060 ETHPMM0
15:0
PMM<31:0>
0000
0000
31:16
9070 ETHPMM1
15:0
PMM<63:32>
0000
0000
31:16
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
9080 ETHPMCS
15:0
PMCS<15:0>
0000
31:16
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
9090 ETHPMO
15:0
PMO<15:0>
0000
31:16
90A0 ETHRXFC
15:0
—
HTEN
—
MPEN
—
—
—
—
NOTPM
—
—
PMMODE<3:0>
—
—
—
—
—
—
—
—
— 0000
CRC
ERREN
CRC
OKEN
RUNT
ERREN
RUNTEN
UCEN
NOT
MEEN
MCEN
BCEN 0000
31:16
—
—
—
—
—
—
—
—
90B0 ETHRXWM
15:0
—
—
—
—
—
—
—
—
RXFWM<7:0>
RXEWM<7:0>
0000
0000
31:16
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
90C0 ETHIEN
15:0
—
TX
BUSEIE
RX
BUSEIE
—
—
—
EW
MARKIE
FW
MARKIE
RX
PK
DONEIE TPENDIE
RX
ACTIE
—
TX
TX
RX
RX
DONEIE ABORTIE BUFNAIE OVFLWIE ⁰⁰⁰⁰
31:16
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
90D0 ETHIRQ
15:0
—
TXBUSE RXBUSE
—
—
—
EWMARK FWMARK RXDONE PKTPEND RXACT
—
TXDONE TXABORT RXBUFNA RXOVFLW 0000
Legend:
Note 1:
2:
x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
All registers in this table (with the exception of ETHSTAT) have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and
INV Registers” for more information.
Reset values default to the factory programmed value.