AMD-762 Datasheet, PDF (4/122 Pages) Advanced Micro Devices – System Controller

Preliminary Information
AMD-762™ System Controller Data Sheet
24416C—December 2001
2.4 Accelerated Graphics Port (AGP) . . . . . . . . . . . . . . . . . . . . . 19
2.5 System Clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
66-MHz PCI Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
33-MHz PCI Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.6 Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
2.6.1 Full-On (C0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
2.6.2 Halt (C1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
2.6.3 Throttling with STPCLK# Assertion . . . . . . . . . . . . . . . 27
2.6.4 Power-On Suspend (S1) . . . . . . . . . . . . . . . . . . . . . . . . . 28
S1 Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
2.6.5 Suspend to RAM (S3) . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
S3 Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
3 Test
35
3.1 Board (Three-State) Test Mode . . . . . . . . . . . . . . . . . . . . . . . 35
3.1.1 Board Test Mode Clocking . . . . . . . . . . . . . . . . . . . . . . . 36
3.2 NAND Tree Test Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
3.3 PLL Bypass Test Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
3.4 Clock Output Test Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
4 Electrical Data
47
4.1 Absolute Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
4.2 Operating Ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
4.3 DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
4.3.1 Voltage Sequencing Requirements . . . . . . . . . . . . . . . 50
4.4 Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
4.5 Switching Characteristics and Requirements . . . . . . . . . . . . 53
4.5.1 Clock Switching Requirements . . . . . . . . . . . . . . . . . . . 53
4.5.2 DDR Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . 56
DDR Write Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
DDR Read Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
iv
Table of Contents