PT7A6632 Datasheet, PDF (54/61 Pages) Pericom Semiconductor Corporation – PT7A6632 32-Channel HDLC Controller

Data Sheet
PT7A6632 32-Channel HDLC Controller
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
External Memory Interface
• Read Cycle Timing
Table 22. Read Cycle Timing
Sym
Descr iption
Test Conditions
Min
Typ
Max Units
t_ASD
Address Strobe Delay
t
Address Delay
AD
t_AF
Address Float Delay
t_RD
Read Enable Delay
t_RDA
Read Data Access Time
t_RDH
Read Data Hold Time
* Read data access time for shared memory = t_SCP -125ns.
** Data drive to data bus float = t_SCPW - 65ns.
10
75
ns
10
78
ns
10
75
ns
10
78
ns
*
ns
0
**
ns
Figure 48. Read Cycle Timing
SYSCLK
AS
t_ASD
t_AD
2.0V
0.8V
t_AF
2.0V
0.8V
t_AF
ADDRESS
t_RD
2.0V
0.8V
t_RD
READ
t_RDA
t_RDH
2.0V
0.8V
2.0V
D0-D7
0.8V
PT019(05/02)
54
Ver:2