PT7A6632 Datasheet, PDF (52/61 Pages) Pericom Semiconductor Corporation – PT7A6632 32-Channel HDLC Controller

Data Sheet
PT7A6632 32-Channel HDLC Controller
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
• TCLK - RCLK Timing
Table 20. TCLK - RCLK Timing
Sym
Descr iption
Test Conditions
Min
Typ
Max Units
t_RCPW
RCLK Pulse Width
200
244
ns
t_TRCD
TCLK, RCLK Difference
*
ns
t_R/t_F
Rise Time/Fall Time (RCLK, TCLK)
10
ns
* RCLK is to be centered around TCLK. The summation of RCLK and TCLK periodic differences over any duration of
time must never exceed 14 TCLK periods.
Figure 46. TCLK - RCLK Timing
t_R
TCLK
t_R
RCLK
t_RCPW
t_F
t_F
t_RCPW
t_TRCD
PT019(05/02)
52
Ver:2