DS712 Datasheet, PDF (3/61 Pages) Xilinx, Inc – LogiCORE IP AXI PLBv46 Bridge

LogiCORE IP AXI PLBv46 Bridge (v2.02.a)
X-Ref Target - Figure 1
!8L
3ELECTIONBASEDONPARAMETER
#?3?!8)?02/4/#/,
.OTE
$OESNOTADDLOGIC
0ORT
!8)0,"V"RIDGE
0,"6
!8L,ITE
X-Ref Target - Figure 2
!8)
)NTERFACE
0ORT
2EGISTERS
Figure 1: AXI PLBv46 Bridge Block Diagram
$3?
3?!8)?!7)$
3?!8)?"2%!$9
3?!8)?")$
3?!8)?"2%30
3?!8)?"6!,)$
3?!8)?7$!4!
3?!8)?76!,)$
3?!8)?734"
WR?RESP
WR?DATA?FIFO
0,"
0,"?-7R%RR
0,"?-7R$!CK
0,"?-7R$"US
3?!8)?72%!$9
3?!8)?7,!34
!8)7RITE!DDRESS#HANNEL
WR?DATA?SM
ADDR?FIFO
!8)2EAD!DDRESS#HANNEL
ADDR?FIFO
WR?DATA?SM
RD?DATA?SM
3?!8)?2$
3?!8)?22%30
3?!8)?2,!34
3?!8)?26!,)$
3?!8)?22%!$9
3?!8)?!2)$
3?!8)?2$$!4!
RD?DATA?SM
RD?DATA?FIFO
BURST?LOGIC
-?WR"URST
PLB?WR?RD?SEL
BURST?LOGIC
-?REQUEST
-?2.7
-?"%
-?SIZE
-?!"US
0,"?-4IMOUT
0,"?-ADDR!CK
-?RD"URST
0,"?-2D%RR
0,"?-2D$!CK
0,"?-2D$"US
Figure 2: AXI PLBv46 Bridge Block Diagram (C_S_AXI_PROTOCOL=”AXI4”)
$3?
DS712 July 25, 2012
www.xilinx.com
3
Product Specification