TLK3114SA_13 Datasheet, PDF (2/66 Pages) Texas Instruments – 10-Gbps XAUI Transceiver

Contents
Section
Title
Page
1 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1−1
1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1−5
1.2 Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1−6
2 Terminal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2−1
3 Detailed Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−1
3.1 Serdes Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−1
3.2 10-Gbps Ethernet Transceiver Modes . . . . . . . . . . . . . . . . . . . . . . . . . . 3−1
3.3 Parallel Interface Clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−1
3.4 Parallel Interface Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−1
3.5 Transmit Data Bus Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−2
3.6 Transmission Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−2
3.7 Channel Clock to Serial Transmit Clock Synchronization . . . . . . . . . . 3−3
3.8 Receive Data Bus Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−4
3.9 Data Reception Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−4
3.10 Auto Detectable HSTL/SSTL_2 Class 1 I/O . . . . . . . . . . . . . . . . . . . . . 3−5
3.11 8-b/10-b Encoder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−5
3.12 Comma Detect and 8-b/10-b Decoding . . . . . . . . . . . . . . . . . . . . . . . . . 3−6
3.13 Channel Initialization and Synchronization . . . . . . . . . . . . . . . . . . . . . . 3−7
3.13.1 Channel State Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . 3−8
3.14 End-of-Packet Error Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−8
3.15 Fault Detection and Reporting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−9
3.16 Receive Synchronization and Skew Compensation . . . . . . . . . . . . . . 3−9
3.16.1 Column State Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−11
3.17 Independent Channel Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−12
3.18 Inter-Packet Gap Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−13
3.19 Clock Tolerance Compensation (CTC) . . . . . . . . . . . . . . . . . . . . . . . . . 3−15
3.20 Parallel-to-Serial Shift Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−17
3.21 Serial-to-Parallel Shift Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−17
3.22 High-Speed VML Output Driver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−18
3.23 Device Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−19
3.24 PRBS Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−19
3.25 MDIO Management Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−20
3.26 Operating Frequency Range . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−36
3.27 Power-Down Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−36
3.28 Loop Back Testing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−37
3.29 Power-On Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3−37
3.30 Differences From the TLK3104SA Device . . . . . . . . . . . . . . . . . . . . . . . 3−37
iii