English
Language : 

PIC32MX575F256H-80I Datasheet, PDF (91/236 Pages) Microchip Technology – High-Performance, USB, CAN and Ethernet 32-Bit Flash Microcontrollers
◁
TABLE 4-40: PREFETCH REGISTER MAP
Bits
31/15
30/14
29/13
28/12
27/11
26/10
25/9
24/8
23/7
22/6
21/5
20/4
19/3
18/2
17/1
16/0
4000
CHECON(1,2)
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
DCSZ<1:0>
—
—
—
—
—
—
—
PREFEN<1:0>
—
—
—
CHECOH
PFMWS<2:0>
4010
CHEACC(1)
31:16
15:0
CHEWEN
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
CHEIDX<3:0>
—
4020
CHETAG(1)
31:16 LTAGBOOT
15:0
—
—
—
—
—
—
LTAG<15:4>
—
LTAG<23:16>
LVALID LLOCK LTYPE
—
4030
CHEMSK(1)
31:16
15:0
—
—
—
—
—
—
—
LMASK<15:5>
—
—
—
—
—
—
—
—
—
—
—
—
—
—
4040
CHEW0
31:16
15:0
CHEW0<31:0>
4050
CHEW1
31:16
15:0
CHEW1<31:0>
4060
CHEW2
31:16
15:0
CHEW2<31:0>
4070
CHEW3
31:16
15:0
CHEW3<31:0>
4080
CHELRU
31:16
15:0
—
—
—
—
—
—
—
CHELRU<15:0>
CHELRU<24:16>
4090
CHEHIT
31:16
15:0
CHEHIT<31:0>
40A0
CHEMIS
31:16
15:0
CHEMIS<31:0>
40C0
CHEPFABT
31:16
15:0
CHEPFABT<31:0>
Legend:
x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1:
2:
This register has corresponding CLR, SET and INV registers at its virtual address, plus an offset of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and INV Registers” for more information.
Reset value is dependent on DEVCFGx configuration.
0000
0000
0000
0000
00xx
xxx0
0000
0000
xxxx
xxxx
xxxx
xxxx
xxxx
xxxx
xxxx
xxxx
0000
0000
xxxx
xxxx
xxxx
xxxx
xxxx
xxxx
 ▷