PIC32MX575F256H-80I Datasheet, PDF (65/236 Pages) Microchip Technology – High-Performance, USB, CAN and Ethernet 32-Bit Flash Microcontrollers

TABLE 4-11: I2C1, I2C1A, I2C2A AND I2C3A REGISTER MAP⁽¹⁾
Bits
31/15
30/14
29/13
28/12
27/11
26/10
25/9
24/8
23/7
22/6
21/5
20/4
19/3
18/2
17/1
16/0
5000
I2C1ACON
31:16
15:0
—
ON
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
FRZ
SIDL
SCLREL STRICT
A10M DISSLW SMEN
GCEN STREN ACKDT ACKEN RCEN
PEN
RSEN
SEN
5010
I2C1ASTAT
31:16
15:0
—
ACKSTAT
—
TRSTAT
—
—
—
—
—
—
—
—
—
—
—
—
—
BCL
GCSTAT ADD10 IWCOL I2COV
D/A
P
—
—
—
—
S
R/W
RBF
TBF
5020
I2C1AADD
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
ADD<9:0>
—
—
—
—
5030
I2C1AMSK
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
MSK<9:0>
—
—
—
—
5040
I2C1ABRG
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
I2C1BRG<11:0>
—
—
—
—
5050
I2C1ATRN
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
I2CT1DATA<7:0>
—
—
5060
I2C1ARCV
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
I2CR1DATA<7:0>
—
—
5100
I2C2ACON
31:16
15:0
—
ON
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
FRZ
SIDL
SCLREL STRICT
A10M DISSLW SMEN
GCEN STREN ACKDT ACKEN RCEN
PEN
RSEN
SEN
31:16
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
5110 I2C2ASTAT _{15:0 ACKSTAT TRSTAT}
—
—
—
BCL
GCSTAT ADD10 IWCOL I2COV
D/A
P
S
R/W
RBF
TBF
5120 I2C2AADD ^31:16
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
15:0
—
—
—
—
—
—
ADD<9:0>
5130
I2C2AMSK
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
MSK<9:0>
—
—
—
—
5140
I2C2ABRG
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
I2C1BRG<11:0>
—
—
—
—
5150
I2C2ATRN
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
I2CT1DATA<7:0>
—
—
5160
I2C2ARCV
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
I2CR1DATA<7:0>
—
—
5200
I2C3ACON
31:16
15:0
—
ON
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
FRZ
SIDL
SCLREL STRICT
A10M DISSLW SMEN
GCEN STREN ACKDT ACKEN RCEN
PEN
RSEN
SEN
5210
I2C3ASTAT
31:16
15:0
—
ACKSTAT
—
TRSTAT
—
—
—
—
—
—
—
—
—
—
—
—
—
BCL
GCSTAT ADD10 IWCOL I2COV
D/A
P
—
—
—
—
S
R/W
RBF
TBF
Legend:
x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1:
All registers in this table except I2CxRCV have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and INV
Registers” for more information.
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000