PIC32MX575F256H-80I Datasheet, PDF (77/236 Pages) Microchip Technology – High-Performance, USB, CAN and Ethernet 32-Bit Flash Microcontrollers

TABLE 4-19: DMA CHANNELS 0-7 REGISTER MAP⁽¹⁾ (CONTINUED)
Bits
31/15
30/14
29/13
28/12
27/11
26/10
25/9
24/8
23/7
22/6
21/5
20/4
19/3
18/2
17/1
16/0
32A0
DCH3CON
31:16
15:0
—
CHBUSY
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
CHCHNS CHEN CHAED CHCHN CHAEN
—
—
—
—
—
CHEDET
CHPRI<1:0>
32B0
DCH3ECON
31:16
15:0
—
—
—
—
—
CHSIRQ<7:0>
—
—
—
CHAIRQ<7:0>
CFORCE CABORT PATEN SIRQEN AIRQEN
—
—
—
32C0
DCH3INT
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
CHSDIE CHSHIE CHDDIE CHDHIE CHBCIE CHCCIE CHTAIE CHERIE
—
CHSDIF CHSHIF CHDDIF CHDHIF CHBCIF CHCCIF CHTAIF CHERIF
32D0
DCH3SSA
31:16
15:0
CHSSA<31:0>
32E0
DCH3DSA
31:16
15:0
CHDSA<31:0>
32F0
DCH3SSIZ
31:16
15:0
—
—
—
—
—
—
—
—
—
—
CHSSIZ<15:0>
—
—
—
—
—
—
3300
DCH3DSIZ
31:16
15:0
—
—
—
—
—
—
—
—
—
—
CHDSIZ<15:0>
—
—
—
—
—
—
3310
DCH3SPTR
31:16
15:0
—
—
—
—
—
—
—
—
—
—
CHSPTR<15:0>
—
—
—
—
—
—
3320
DCH3DPTR
31:16
15:0
—
—
—
—
—
—
—
—
—
—
CHDPTR<15:0>
—
—
—
—
—
—
3330
DCH3CSIZ
31:16
15:0
—
—
—
—
—
—
—
—
—
—
CHCSIZ<15:0>
—
—
—
—
—
—
3340
DCH3CPTR
31:16
15:0
—
—
—
—
—
—
—
—
—
—
CHCPTR<15:0>
—
—
—
—
—
—
3350
DCH3DAT
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
CHPDAT<7:0>
—
—
—
3360
DCH4CON
31:16
15:0
—
CHBUSY
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
CHCHNS CHEN CHAED CHCHN CHAEN
—
—
—
—
—
CHEDET
CHPRI<1:0>
3370
DCH4ECON
31:16
15:0
—
—
—
—
—
CHSIRQ<7:0>
—
—
—
CHAIRQ<7:0>
CFORCE CABORT PATEN SIRQEN AIRQEN
—
—
—
3380
DCH4INT
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
CHSDIE CHSHIE CHDDIE CHDHIE CHBCIE CHCCIE CHTAIE CHERIE
—
CHSDIF CHSHIF CHDDIF CHDHIF CHBCIF CHCCIF CHTAIF CHERIF
3390
DCH4SSA
31:16
15:0
CHSSA<31:0>
33A0 DCH4DSA ^31:16
15:0
CHDSA<31:0>
33B0
DCH4SSIZ
31:16
15:0
—
—
—
—
—
—
—
—
—
CHSSIZ15:0>
—
—
—
—
—
—
—
Legend:
x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1:
All registers in this table except SPIxBUF have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and INV
Registers” for more information.
0000
0000
00FF
FF00
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
0000
00FF
FF00
0000
0000
0000
0000
0000
0000
0000
0000