PIC32MX575F256H-80I Datasheet, PDF (102/236 Pages) Microchip Technology – High-Performance, USB, CAN and Ethernet 32-Bit Flash Microcontrollers

TABLE 4-47:
ETHERNET CONTROLLER REGISTER SUMMARY FOR PIC32MX675F256H, PIC32MX675F512H, PIC32MX695F512H,
PIC32MX775F256H, PIC32MX775F512H, PIC32MX795F512H, PIC32MX695F512L, PIC32MX675F256L, PIC32MX675F512L,
PIC32MX775F256L, PIC32MX775F512L AND PIC32MX795F512L DEVICES⁽¹⁾ (CONTINUED)
Bits
31/15
30/14
29/13
28/12
27/11
26/10
25/9
24/8
23/7
22/6
21/5
20/4
19/3
18/2
17/1
16/0
31:16
—
90E0 ETHSTAT _15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
BUFCNT<7:0>
—
BUSY
TXBUSY RXBUSY
—
—
—
—
0000
— 0000
9100
ETH ^31:16
RXOVFLOW _15:0
—
—
—
—
—
—
—
—
—
—
RXOVFLWCNT<15:0>
—
—
—
—
—
— 0000
0000
9110
ETH ^31:16
FRMTXOK _15:0
—
—
—
—
—
—
—
—
—
—
FRMTXOKCNT<15:0>
—
—
—
—
—
— 0000
0000
9120
ETH ^31:16
SCOLFRM _15:0
—
—
—
—
—
—
—
—
—
—
SCOLFRMCNT<15:0>
—
—
—
—
—
— 0000
0000
9130
ETH ^31:16
MCOLFRM _15:0
—
—
—
—
—
—
—
—
—
—
MCOLFRMCNT<15:0>
—
—
—
—
—
— 0000
0000
9140
ETH ^31:16
FRMRXOK _15:0
—
—
—
—
—
—
—
—
—
—
FRMRXOKCNT<15:0>
—
—
—
—
—
— 0000
0000
9150
ETH ^31:16
FCSERR _15:0
—
—
—
—
—
—
—
—
—
—
FCSERRCNT<15:0>
—
—
—
—
—
— 0000
0000
9160
ETH ^31:16
ALGNERR _15:0
—
—
—
—
—
—
—
—
—
—
ALGNERRCNT<15:0>
—
—
—
—
—
— 0000
0000
9200
EMACx
CFG1
31:16
15:0
—
SOFT
RESET
—
SIM
RESET
—
—
—
—
—
—
—
—
—
RESET
RMCS
RESET
RFUN
RESET
TMCS
RESET
TFUN
—
—
—
—
—
—
—
—
— 0000
—
LOOPBACK TXPAUSE RXPAUSE PASSALL RXENABLE 800D
31:16
—
9210
EMACx
CFG2
15:0
—
—
—
—
—
EXCESS
DFR
BP
NOBKOFF
NOBKOFF
—
—
—
—
—
—
—
—
—
—
—
— 0000
—
LONGPRE PUREPRE AUTOPAD VLANPAD
PAD
ENABLE
CRC
ENABLE
DELAYCRC HUGEFRM LENGTHCK FULLDPLX 4082
9220
EMACx ^31:16
IPGT
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
B2BIPKTGP<6:0>
—
— 0000
0012
9230
EMACx ^31:16
IPGR
15:0
—
—
—
—
—
—
—
NB2BIPKTGP1<6:0>
—
—
—
—
—
—
—
—
—
NB2BIPKTGP2<6:0>
—
— 0000
0C12
9240
EMACx ^31:16
CLRT _15:0
—
—
—
—
—
—
—
—
—
CWINDOW<5:0>
—
—
—
—
—
—
—
—
—
—
—
—
RETX<3:0>
— 0000
370F
9250
EMACx ^31:16
MAXF _15:0
—
—
—
—
—
—
—
—
—
—
MACMAXF<15:0>
—
—
—
—
—
— 0000
05EE
Legend:
Note 1:
2:
x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
All registers in this table (with the exception of ETHSTAT) have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and
INV Registers” for more information.
Reset values default to the factory programmed value.