PIC32MX575F256H-80I Datasheet, PDF (68/236 Pages) Microchip Technology – High-Performance, USB, CAN and Ethernet 32-Bit Flash Microcontrollers

TABLE 4-13: UART1A, UART1B, UART2A, UART2B, UART3A AND UART3B REGISTER MAP
Bits
31/15
30/14
29/13
28/12
27/11
26/10
25/9
24/8
23/7
22/6
21/5
20/4
19/3
18/2
17/1
16/0
6000
U1AMODE⁽¹⁾
31:16
15:0
—
ON
—
—
—
—
—
FRZ
SIDL
IREN RTSMD
—
—
—
UEN<1:0>
—
WAKE
—
—
LPBACK ABAUD
—
RXINV
—
BRGH
—
—
PDSEL<1:0>
—
STSEL
6010
U1ASTA⁽¹⁾
31:16
15:0
—
—
UTXISEL<1:0>
—
UTXINV
—
URXEN
—
UTXBRK
—
UTXEN
—
ADM_EN
UTXBF TRMT
URXISEL<1:0>
ADDEN
ADDR<7:0>
RIDLE
PERR
FERR
OERR URXDA
6020
U1ATXREG
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
TX8
—
—
—
—
—
Transmit Register
—
—
6030
U1ARXREG
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
RX8
—
—
—
—
—
Receive Register
—
—
6040 U1ABRG^{(1) 31:16}
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
15:0
BRG<15:0>
6200
U1BMODE⁽¹⁾
31:16
15:0
—
ON
—
—
—
FRZ
SIDL
IREN
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
WAKE LPBACK ABAUD RXINV BRGH
PDSEL<1:0>
STSEL
6210
U1BSTA⁽¹⁾
31:16
15:0
—
—
UTXISEL<1:0>
—
UTXINV
—
URXEN
—
UTXBRK
—
UTXEN
—
ADM_EN
UTXBF TRMT
URXISEL<1:0>
ADDEN
ADDR<7:0>
RIDLE
PERR
FERR
OERR URXDA
6220
U1BTXREG
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
TX8
—
—
—
—
—
Transmit Register
—
—
6230
U1BRXREG
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
RX8
—
—
—
—
—
Receive Register
—
—
6240
U1BBRG⁽¹⁾
31:16
15:0
—
—
—
—
—
—
—
—
—
BRG<15:0>
—
—
—
—
—
—
—
6400 U2AMODE^{(1) 31:16}
—
15:0
ON
—
—
—
—
—
FRZ
SIDL
IREN RTSMD
—
—
—
UEN<1:0>
—
WAKE
—
—
LPBACK ABAUD
—
RXINV
—
BRGH
—
—
PDSEL<1:0>
—
STSEL
6410
U2ASTA⁽¹⁾
31:16
15:0
—
—
UTXISEL<1:0>
—
UTXINV
—
URXEN
—
UTXBRK
—
UTXEN
—
ADM_EN
UTXBF TRMT
URXISEL<1:0>
ADDEN
ADDR<7:0>
RIDLE
PERR
FERR
OERR URXDA
6420
U2ATXREG
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
TX8
—
—
—
—
—
Transmit Register
—
—
6430
U2ARXREG
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
RX8
—
—
—
—
—
Receive Register
—
—
6440
U2ABRG⁽¹⁾
31:16
15:0
—
—
—
—
—
—
—
—
—
BRG<15:0>
—
—
—
—
—
—
—
6600
U2BMODE⁽¹⁾
31:16
15:0
—
ON
—
—
—
FRZ
SIDL
IREN
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
WAKE LPBACK ABAUD RXINV BRGH
PDSEL<1:0>
STSEL
6610 U2BSTA^{(1) 31:16}
15:0
—
—
UTXISEL<1:0>
—
UTXINV
—
URXEN
—
UTXBRK
—
UTXEN
—
ADM_EN
UTXBF TRMT
URXISEL<1:0>
ADDEN
ADDR<7:0>
RIDLE
PERR
FERR
OERR URXDA
31:16
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
6620 U2BTXREG _15:0
—
—
—
—
—
—
—
TX8
Transmit Register
Legend:
x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1: This register has corresponding CLR, SET and INV registers at its virtual address, plus an offset of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and INV Registers” for more information.
0000
0000
0000
0110
0000
0000
0000
0000
0000
0000
0000
0000
0000
0110
0000
0000
0000
0000
0000
0000
0000
0000
0000
0110
0000
0000
0000
0000
0000
0000
0000
0000
0000
0110
0000
0000