XC2V4000 Datasheet, PDF (93/311 Pages) Xilinx, Inc – Summary of Features

R
Table 5: CS144 — XC2V40, XC2V80, and XC2V250
Bank
Pin Description
6
IO_L01P_6
6
IO_L01N_6
6
IO_L02P_6/VRN_6
6
IO_L02N_6/VRP_6
6
IO_L03P_6
6
IO_L03N_6/VREF_6
6
IO_L94P_6
6
IO_L94N_6
6
IO_L96P_6
6
IO_L96N_6
7
IO_L96P_7
7
IO_L96N_7
7
IO_L94P_7
7
IO_L94N_7
7
IO_L93P_7/VREF_7
7
IO_L93N_7
7
IO_L03P_7/VREF_7
7
IO_L03N_7
7
IO_L02P_7/VRN_7
7
IO_L02N_7/VRP_7
7
IO_L01P_7
7
IO_L01N_7
0
VCCO_0
0
VCCO_0
1
VCCO_1
1
VCCO_1
2
VCCO_2
2
VCCO_2
3
VCCO_3
3
VCCO_3
4
VCCO_4
4
VCCO_4
5
VCCO_5
5
VCCO_5
6
VCCO_6
6
VCCO_6
7
VCCO_7
7
VCCO_7
Virtex™-II Platform FPGAs: Pinout Information
Pin Number
L3
L2
L1
K3
K2
K1
J2
H4
H3
H1
G4
G3
G1
F1
F2
F4
E2
E3
E4
D1
D2
D3
B5
C3
A11
A9
F10
C12
L12
J12
M9
L11
N3
N5
J3
M1
D4
F3
No Connect in the XC2V40
NC
NC
DS031-4 (v2.0) August 1, 2003
Product Specification
www.xilinx.com
1-800-255-7778
Module 4 of 4
7