RX62T_15 Datasheet, PDF (89/136 Pages) Renesas Technology Corp – Renesas MCUs

Under development ^{Preliminary document}
Specifications in this document are tentative and subject to change.
RX62T Group, RX62G Group
4. I/O Registers
Table 4.2
Module
Abbreviation
MTU7
List of I/O Registers (Bit Order) (22 / 30)
Register
Abbreviation
TADCOBRB
Bit
31/23/15/7
Bit
30/22/14/6
Bit
29/21/13/5
Bit
28/20/12/4
Bit
27/19/11/3
Bit
26/18/10/2
Bit
25/17/9/1
Bit
24/16/8/0
MTU
MTU
MTU
MTU6
MTU7
MTU7
MTU
MTU
MTU
MTU5
TSYCR
TWCRB
TMDR2B
TGRE
TGRE
TGRF
TSTRB
TSYRB
TRWERB
TCNTU
CE0A
CCE
—
CE0D
—
—
CE0C
—
—
CE0D
—
—
CE1A
—
—
CE1B
—
—
CE2A
SCC
—
CE2B
WRE
DRS
CST7
CST6
—
—
—
—
—
—
SYNC7
SYNC6
—
—
—
—
—
—
—
—
—
—
—
—
—
RWE
MTU5
TGRU
MTU5
MTU5
MTU5
TCRU
TIORU
TCNTV
—
—
—
—
—
—
—
—
—
IOC[4:0]
TPSC[1:0]
MTU5
TGRV
MTU5
MTU5
MTU5
TCRV
TIORV
TCNTW
—
—
—
—
—
—
—
—
—
IOC[4:0]
TPSC[1:0]
MTU5
TGRW
MTU5
MTU5
MTU5
MTU5
MTU5
MTU5
GPT
GPT
GPT
GPT
GPT
GPT
GPT
GPT
TCRW
TIORW
TSR
TIER
TSTR
TCNTCMPCLR
GTSTR
GTHSCR
GTHCCR
GTHSSR
GTHPSR
GTWP
GTSYNC
GTETINT
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
CPHW3[1:0]
CPHW2[1:0]
CSHW3[1:0]
CSHW2[1:0]
—
—
—
—
CCHW3[1:0]
CCHW2[1:0]
CSHSL3[3:0]
CSHSL1[3:0]
CSHPL3[3:0]
CSHPL1[3:0]
—
—
—
—
—
—
—
—
—
—
SYNC3[1:0]
—
—
SYNC1[1:0]
—
—
—
—
—
—
—
—
—
—
TPSC[1:0]
IOC[4:0]
—
CMFU5
CMFV5
CMFW5
—
TGIE5U
TGIE5V
TGIE5W
—
CSTU5
CSTV5
CSTW5
—
CMPCLR5U CMPCLR5V CMPCLR5W
—
—
—
—
CST3
CST2
CST1
CST0
CPHW1[1:0]
CPHW0[1:0]
CSHW1[1:0]
CSHW0[1:0]
CCSW3
CCSW2
CCSW1
CCSW0
CCHW1[1:0]
CCHW0[1:0]
CSHSL2[3:0]
CSHSL0[3:0]
CSHPL2[3:0]
CSHPL0[3:0]
—
—
—
—
WP3
WP2
WP1
WP0
—
—
SYNC2[1:0]
—
—
SYNC0[1:0]
—
—
ETINF
ETIPF
—
—
ETINEN
ETIPEN
R01DS0096EJ0200 Rev.2.00
Jan 10, 2014
Page 89 of 134