RX62T_15 Datasheet, PDF (80/136 Pages) Renesas Technology Corp – Renesas MCUs

Under development ^{Preliminary document}
Specifications in this document are tentative and subject to change.
RX62T Group, RX62G Group
4. I/O Registers
Table 4.2
Module
Abbreviation
S12AD0
S12AD0
S12AD0
S12AD0
S12AD0
S12AD0
S12AD0
S12AD1
S12AD1
S12AD1
S12AD1
S12AD1
S12AD1
S12AD1
S12AD1
S12AD1
S12AD1
S12AD1
S12AD1
PORT1
PORT2
PORT3
PORT7
PORT8
PORT9
PORTA
PORTB
PORTD
PORTE
PORTG
PORT1
PORT2
PORT3
PORT7
List of I/O Registers (Bit Order) (13 / 30)
Register
Abbreviation
ADRD^*2
ADDR0A^*2
ADDR1^*2
ADDR2^*2
ADDR3^*2
ADDR0B^*2
ADSSTR
ADCSR
ADANS
ADPG
ADCER
ADSTRGR
ADRD^*2
ADDR0A^*2
ADDR1^*2
ADDR2^*2
ADDR3^*2
ADDR0B^*2
ADSSTR
DDR
DDR
DDR
DDR
DDR
DDR
DDR
DDR
DDR
DDR
DDR
DR
DR
DR
DR
Bit
Bit
31/23/15/7 30/22/14/6
DIAGST[1:0]
AD7
AD6
—
—
AD7
AD6
—
—
AD7
AD6
—
—
AD7
AD6
—
—
AD7
AD6
—
—
AD7
AD6
Bit
29/21/13/5
—
AD5
—
AD5
—
AD5
—
AD5
—
AD5
—
AD5
Bit
28/20/12/4
—
AD4
—
AD4
—
AD4
—
AD4
—
AD4
—
AD4
ADST
ADCS[1:0]
ADIE
—
—
CH[1:0]
—
—
—
—
—
—
—
—
PG101GAIN[3:0]
ADRFMT
—
ADIEW
ADIE2
—
—
ACE
—
—
—
—
—
—
—
DIAGST[1:0]
—
—
AD7
AD6
AD5
AD4
—
—
—
—
AD7
AD6
AD5
AD4
—
—
—
—
AD7
AD6
AD5
AD4
—
—
—
—
AD7
AD6
AD5
AD4
—
—
—
—
AD7
AD6
AD5
AD4
—
—
—
—
AD7
AD6
AD5
AD4
—
—
—
—
—
—
—
B4
—
—
—
—
—
B6
B5
B4
—
—
—
—
—
B6
B5
B4
—
—
B5
B4
B7
B6
B5
B4
B7
B6
B5
B4
—
—
B5
B4
—
—
B5
B4
—
—
—
—
—
—
—
B4
—
—
—
—
—
B6
B5
B4
Bit
27/19/11/3
AD11
AD3
AD11
AD3
AD11
AD3
AD11
AD3
AD11
AD3
AD11
AD3
Bit
26/18/10/2
AD10
AD2
AD10
AD2
AD10
AD2
AD10
AD2
AD10
AD2
AD10
AD2
Bit
25/17/9/1
AD9
AD1
AD9
AD1
AD9
AD1
AD9
AD1
AD9
AD1
AD9
AD1
Bit
24/16/8/0
AD8
AD0
AD8
AD0
AD8
AD0
AD8
AD0
AD8
AD0
AD8
AD0
CKS[1:0]
TRGE
EXTRG
—
PG102SEL
PG101SEL
PG100SEL
—
PG102EN
PG101EN
PG100EN
PG102GAIN[3:0]
PG100GAIN[3:0]
DIAGM
DIAGLD
DIAGVAL[1:0]
—
ADPRC[1:0]
SHBYP
ADSTRS1[4:0]
ADSTRS0[4:0]
AD11
AD10
AD9
AD8
AD3
AD2
AD1
AD0
AD11
AD10
AD9
AD8
AD3
AD2
AD1
AD0
AD11
AD10
AD9
AD8
AD3
AD2
AD1
AD0
AD11
AD10
AD9
AD8
AD3
AD2
AD1
AD0
AD11
AD10
AD9
AD8
AD3
AD2
AD1
AD0
AD11
AD10
AD9
AD8
AD3
AD2
AD1
AD0
—
—
B1
B0
B3
B2
B1
B0
B3
B2
B1
B0
B3
B2
B1
B0
—
B2
B1
B0
B3
B2
B1
B0
B3
B2
B1
B0
B3
B2
B1
B0
B3
B2
B1
B0
B3
—
B1
B0
B3
B2
B1
B0
—
—
B1
B0
B3
B2
B1
B0
B3
B2
B1
B0
B3
B2
B1
B0
R01DS0096EJ0200 Rev.2.00
Jan 10, 2014
Page 80 of 134