|
HYB25D512800BT Datasheet, PDF (45/90 Pages) Infineon Technologies AG – 512Mbit Double Data Rate SDRAM | |||
|
◁ |
HYB25D512[40/16/80]0B[E/F/C/T]
512Mbit Double Data Rate SDRAM
Functional Description
CK
CK
Command
Address
DQS
DQ
DM
Maximum DQSS
T1
T2
T3
T4
T5
Write
Write
BAa, COL b
BAa, COL x
tDQSS (max)
Write
BAa, COL n
Write
BAa, COL a
Write
BAa, COL g
DI a-b DI a-bâ
DI a-x
DI a-xâ DI a-n
DI a-nâ
DI a-a
DI a-aâ
CK
CK
Command
Address
DQS
DQ
DM
Minimum DQSS
T1
T2
T3
T4
T5
Write
Write
BAa, COL b
BAa, COL x
tDQSS (min)
Write
BAa, COL n
Write
BAa, COL a
Write
BAa, COL g
DI a-b DI a-bâ
DI a-x
DI a-xâ
DI a-n
DI a-nâ
DI a-a
DI a-aâ
DI a-g
DI a-b, etc. = data in for bank a, column b, etc.
b', etc. = odd or even complement of b, etc. (i.e., column address LSB inverted).
Each Write command may be to any bank.
Donât Care
Figure 21 Random Write Cycles (Burst Length = 2, 4 or 8)
Data Sheet
45
Rev. 1.2, 2004-06
|
▷ |