HYB25D512800BT Datasheet, PDF (13/90 Pages) Infineon Technologies AG – 512Mbit Double Data Rate SDRAM

HYB25D512[40/16/80]0B[E/F/C/T]
512Mbit Double Data Rate SDRAM
Pin Configuration
Table 3 Pin Configuration of DDR SDRAM
Ball#/Pin#
Name Pin Buffer Function
Type Type
Data Signals ×4 organization
B7, 5
DQ0
I/O
SSTL Data Signal 3:0
D7, 11
DQ1
I/O
SSTL
D3, 56
DQ2
I/O
SSTL
B3, 62
DQ3
I/O
SSTL
Data Strobe ×4 organisation
E3, 51
DQS I/O
SSTL Data Strobe
Data Mask ×4 organization
F3, 47
DM
I
SSTL Data Mask
Data Signals ×8 organization
A8, 2
DQ0
I/O
SSTL Data Signal 7:0
B7, 5
DQ1
I/O
SSTL
C7, 8
DQ2
I/O
SSTL
D7, 11
DQ3
I/O
SSTL
D3, 56
DQ4
I/O
SSTL
C3, 59
DQ5
I/O
SSTL
B3, 62
DQ6
I/O
SSTL
A2, 65
DQ7
I/O
SSTL
Data Strobe ×8 organisation
E3, 51
DQS I/O
SSTL Data Strobe
Data Mask ×8 organization
F3, 47
DM
I
SSTL Data Mask
Data Signals ×16 organization
A8, 2
DQ0
I/O
SSTL Data Signal 15:0
B9, 4
DQ1
I/O
SSTL
B7, 5
DQ2
I/O
SSTL
C9, 7
DQ3
I/O
SSTL
C7, 8
DQ4
I/O
SSTL
D9, 10
DQ5
I/O
SSTL
D7, 11
DQ6
I/O
SSTL
E9, 13
DQ7
I/O
SSTL
E1, 54
DQ8
I/O
SSTL
D3, 56
DQ9
I/O
SSTL
D1, 57
DQ10 I/O
SSTL
C3, 59
DQ11 I/O
SSTL
C1, 60
DQ12 I/O
SSTL
B3, 62
DQ13 I/O
SSTL
B1, 63
DQ14 I/O
SSTL
A2, 65
DQ15 I/O
SSTL
Data Sheet
13
Rev. 1.2, 2004-06