MC68HC705P9 Datasheet, PDF (150/156 Pages) Motorola, Inc – HCMOS Microcontroller Unit

Index
SIOP (serial input/output port)
block diagram . . . . . . . . . . . . . . . . . . .109
description . . . . . . . . . . . . . . . . . . . . . .108
features . . . . . . . . . . . . . . . . . . . . . . . .108
I/O register summary . . . . . . . . . . . . .109
I/O registers . . . . . . . . . . . . . . . . . . . .116
low-power modes . . . . . . . . . . . . . . . .120
operation . . . . . . . . . . . . . . . . . . . . . . .110
timing . . . . . . . . . . . . . . . . . . . . .114–115
SIOP bit . . . . . . . . . . . . . . . . . . . . . . . . . . .31
SIOP control register (SCR) . . .111, 116, 119
SIOP data register (SDR) . . . . . . . . .118–119
SIOP status register (SSR) . . . . . . . . . . .118
software failure . . . . . . . . . . . . . . . . . . . . . .86
software interrupt vector . . . . . . . . . . . . . . .62
SPE bit . . . . . . . . . . . . . . .111–112, 116, 119
specifications . . . . . . . . . . . . . . . . . . . . . .131
See "electrical specifications." . . . . . .132
See "mechanical specifications." . . . .142
SPIF bit . . . . . . . . . . . . . . . . . . . . . . . . . . .118
stack pointer (SP) . . . . . . . . . . . . . . . . . . . .24
stack RAM . . . . . . . . . . . . . . . . . . . . . .24, 62
stop mode . . . . . . . . . . . . . . . . . . . . . . . . . .65
effect on ADC . . . . . . . . . . . . . . . . . . .130
effect on capture/compare timer . . . . .106
effect on COP watchdog . . . . . . . . . . . .88
effect on SIOP . . . . . . . . . . . . . . . . . . .120
STOP instruction flowchart . . . . . . . . . .67
stop recovery timing . . . . . . . . . . . . . . .66
STOP/WAIT clock logic . . . . . . . . . . . . .70
supply voltage (V_DD) . . . . . . . . . . . . . .86, 132
T
TCMP pin . . . . . . . . . . . .18, 93–94, 100, 105
thermal resistance . . . . . . . . . . . . . .133–134
timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89
block diagram . . . . . . . . . . . . . . . . . . . .91
features . . . . . . . . . . . . . . . . . . . . . . . . .90
I/O register summary . . . . . . . . . . . . . .92
I/O registers . . . . . . . . . . . . . . . . . . . . .98
interrupts . . . . . . . . . . . . . . . . . . . . .61, 98
low-power modes . . . . . . . . . . . . . . . .106
operation . . . . . . . . . . . . . . . . . . . . . . . .93
reading . . . . . . . . . . . . . . . . . . . . .93, 103
timing . . . . . . . . . . . . . . . . . . . . . . .95–97
timer control register (TCR) . . . . . .61–62, 99
timer interrupt vector . . . . . . . . . . . . . . . . .62
timer registers (TRH/L) . . . . . . . . . . .100–102
timer resolution . . . . . . . . . . . . . . . . . . . . .93
timer status register
(TSR) . . . . . . . . .61–62, 100, 104–105
TOF bit . . . . . . . . . . . . . . . . .62, 98, 101–103
TOIE bit . . . . . . . . . . . . . . . . . . . . .62, 98–99
V
V_DD power supply . . . . . . . . . . . . . . . . .15, 30
V_PP power supply . . . . . . . . . . . . . . . . . . . .29
V_SS pin . . . . . . . . . . . . . . . . . . . . . . . . . . . .15
W
wait mode . . . . . . . . . . . . . . . . . . . . . . . . . .68
effect on ADC . . . . . . . . . . . . . . . . . . .130
effect on capture/compare timer . . . . .106
effect on COP watchdog . . . . . . . . . . . .88
effect on SIOP . . . . . . . . . . . . . . . . . .120
STOP/WAIT clock logic . . . . . . . . . . . .70
WAIT instruction flowchart . . . . . . . . . .69
150
Index
MOTOROLA