MC68HC705P9 Datasheet, PDF (147/156 Pages) Motorola, Inc – HCMOS Microcontroller Unit

Index
IRQ bit . . . . . . . . . . . . . . . . . . . . . . . . . .31
LATCH bit . . . . . . . . . . . . . . . . . . . . . . .26
MSTR bit . . . . . . . . . . . . . . . . . . . . . . .117
OCF bit . . . . . . . . . . . . . .61, 98, 101, 105
OCIE bit . . . . . . . . . . . . . . . . . .61, 98–99
OLVL bit . . . . . . . . . . . . . . . . . . . .94, 100
PA[7:0] bits . . . . . . . . . . . . . . . . . . . . . .73
PB[7:5] bits . . . . . . . . . . . . . . . . . . . . . .76
PC[7:0] bits . . . . . . . . . . . . . . . . . . . . . .79
PD5 bit . . . . . . . . . . . . . . . . . . . . . . . . .82
PD7 bit . . . . . . . . . . . . . . . . . . . . . . . . .82
SIOP bit . . . . . . . . . . . . . . . . . . . . . . . . .31
SPE bit . . . . . . . . . . . .111–112, 116, 119
SPIF bit . . . . . . . . . . . . . . . . . . . . . . . .118
TOF bit . . . . . . . . . . . . . .62, 98, 101–103
TOIE bit . . . . . . . . . . . . . . . . . . .62, 98–99
I/O pins
IRQ/V_PP pin . . . . . . .12, 17, 26–27, 31, 59
OSC1 pin . . . . . . . . . . . . . . . . . . . . . . .15
OSC2 pin . . . . . . . . . . . . . . . . . . . . . . .15
PB5/SDO pin . . . . . . . . .77, 111–112, 116
PB6/SDI pin . . . . . . . . .77, 111, 113, 116
PB7/SCK pin . . . . . . . . .76, 111–112, 116
PC3/AN0 pin . . . . . . . . . . . . . . . . . . . .128
PC3/AN3 pin . . . . . . . . . . . . . . . . .79, 123
PC4/AN2 pin . . . . . . . . . . . . .79, 123, 128
PC5/AN1 pin . . . . . . . . . . . . .79, 123, 128
PC6/AN0 pin . . . . . . . . . . . . .79, 123, 128
PC7/V_RH pin . . . . . . . . . . . . . . . . .79, 123
PD7/TCAP pin . . . . . .27, 82, 93, 100–101
RESET pin . . . . . . . . . . . . .17, 27, 56–58
TCMP pin . . . . . . . . .18, 93–94, 100, 105
V_SS pin . . . . . . . . . . . . . . . . . . . . . . . . . .15
I/O port pin termination . . . . . . . . . . . . . . . .72
I/O registers
ADC data register
(ADDR) . . . . . . .124, 126–127, 129
ADC status and control register
(ADSCR) . . . . . . . . . . . . .124, 126
alternate timer registers (ATRH/L) . . .103
COP register (COPR) . . . . . . . . . . .58, 87
data direction register A (DDRA) . . . . .74
data direction register B (DDRB) . . . . .77
data direction register C (DDRC) . . . . .80
data direction register D (DDRD) . . . . .83
EPROM programming register
(EPROG) . . . . . . . . . . . . . . . . . .26
input capture registers
(ICRH/ICRL) . . . . . . . . . . . . . . . .93
input capture registers
(ICRH/L) . . . . . .100–101, 104, 106
mask option register
(MOR) . . . . . . . . . . .12, 25, 31, 86
output compare registers
(OCRH/L) . . . . . . . . .100–101, 105
output compare registers
(OCRH/OCRL) . . . . . . . . . . . . . .94
port A data register (PORTA) . . . . . . . .73
port B data register (PORTB) . . . . . . . .76
port C data register (PORTC) . . . . . . . .79
port D data register (PORTD) . . . . . . . .82
SIOP control register
(SCR) . . . . . . . . . . . .111, 116, 119
SIOP data register (SDR) . . . . . .118–119
SIOP status register (SSR) . . . . . . . . .118
timer control register (TCR) . . .61–62, 99
timer registers (TRH/L) . . . . . . . .100–102
timer status register
(TSR) . . . . . .61–62, 100, 104–105
ICF bit . . . . . . . . . . . . .61, 98, 101, 104, 106
ICIE bit . . . . . . . . . . . . . . . . . . . . . .61, 98–99
IEDG bit . . . . . . . . . . . . . . . . . . . . . . . . . .100
index register (X) . . . . . . . . . . . . . . . . .40–43
input capture interrupt . . . . . . . . . . . . . . . .90
input capture registers
(ICRH/L) . . . . .93, 100–101, 104, 106
instruction set . . . . . . . . . . . . . . . . . . . . . . .40
addressing modes . . . . . . . . . . . . . . . .40
instruction set summary . . . . . . . . . . . .48
instruction types . . . . . . . . . . . . . . . . . .43
opcode map . . . . . . . . . . . . . . . . . . . . .54
internal clock . . . . . . . . . . . . . . . . . . . . . . .86
frequency . . . . . . . . . . . . . . . . . . . . . . .15
MOTOROLA
Index
147