EP2S30F484C4N Datasheet, PDF (210/238 Pages) Altera Corporation – Section I. Stratix II Device Family Data Sheet

Timing Model
Table 5–79. Maximum Output Clock Toggle Rate Derating Factors (Part 2 of 5)
I/O Standard
Drive
Strength
1.8-V
LVTTL/LVCMOS
1.5-V
LVTTL/LVCMOS
SSTL-2 Class I
SSTL-2 Class II
SSTL-18 Class I
SSTL-18 Class II
SSTL-2 Class I
SSTL-2 Class II
2 mA
4 mA
6 mA
8 mA
10 mA
12 mA
2 mA
4 mA
6 mA
8 mA
8 mA
12 mA
16 mA
20 mA
24 mA
4 mA
6 mA
8 mA
10 mA
12 mA
8 mA
16 mA
18 mA
20 mA
8 mA
12 mA
16 mA
20 mA
24 mA
Maximum Output Clock Toggle Rate Derating Factors (ps/pF)
Column I/O Pins
Row I/O Pins
Dedicated Clock Outputs
-3
-4
-5
-3
-4
-5
-3 -4
-5
951 1421 1421 951 1421 1421 904 1421 1421
405 516 516 405 516 516 393 516 516
261 325 325 261 325 325 253 325 325
223 274 274 223 274 274 224 274 274
194 236 236
-
-
-
199 236 236
174 209 209
-
-
-
180 209 209
652 963 963 652 963 963 618 963 963
333 347 347 333 347 347 270 347 347
182 247 247
-
-
-
198 247 247
135 194 194
-
-
-
155 194 194
364 680 680 364 680 680 350 680 680
163 207 207 163 207 207 188 207 207
118 147 147 118 147 147 94 147 147
99
122 122
-
-
-
87 122 122
91
116 116
-
-
-
85 116 116
458 570 570 458 570 570 505 570 570
305 380 380 305 380 380 336 380 380
225 282 282 225 282 282 248 282 282
167 220 220 167 220 220 190 220 220
129 175 175
-
-
-
148 175 175
173 206 206
-
-
-
155 206 206
150 160 160
-
-
-
140 160 160
120 130 130
-
-
-
110 130 130
109 127 127
-
-
-
94 127 127
364 680 680 364 680 680 350 680 680
163 207 207 163 207 207 188 207 207
118 147 147 118 147 147 94 147 147
99
122 122
-
-
-
87 122 122
91
116 116
-
-
-
85 116 116
5–74
Stratix II Device Handbook, Volume 1
Altera Corporation
April 2011