HYB18RL25632AC Datasheet, PDF (7/37 Pages) Infineon Technologies AG – 256 Mbit DDR Reduced Latency DRAM

HYB18RL25616/32AC
256 Mbit DDR Reduced Latency DRAM
Figure 2 Ballout of 256 Mbit Reduced Latency DRAM (x32 configuration)
1 2 3 4 5 6 7 8 9 10 11 12
A
VSS VEXT VREF VSS
VSS VEXT TMS TCK
B
VSS DQ8 DQ9 VSSQ
VSSQ DQ1 DQ0 VSS
C
VSS DQ10 DQ11 VDDQ
VDDQ DQ3 DQ2 VSS
D
VSS DQS1 DQS1# VSSQ
VSSQ DQS0# DQS0 VSS
E
VSS DQ12 DQ13 VDDQ
VDDQ DQ5 DQ4 VSS
F
DM0 DQ14 DQ15 VSSQ
VSSQ DQ7 DQ6 DVLD
G
A5
A6
A7 VDD
VDD A2
A1
A0
H
A8
A9 VSS VSS
VSS VSS A4
A3
J
AS# BA2 VDD VDD
VDD VDD BA0 CK
K WE# REF# VDD VDD
VDD VDD BA1 CK#
L
A18 CS# VSS VSS
VSS VSS A14 A13
M
A15 A16 A17 VDD
VDD A12 A11 A10
N
DM1 DQ22 DQ23 VSSQ
VSSQ DQ31 DQ30 NC
P
VSS DQ20 DQ21 VDVDDQD
R
VSS DQS2 DQS2# VSSQ
VDDQ DQ29 DQ28 VSS
VSSQ DQS3# DQS3 VSS
T
VSS DQ18 DQ19 VDDQ
VDDQ DQ27 DQ26 VSS
U
VSS DQ16 DQ17 VSSQ
VSSQ DQ25 DQ24 VSS
V
VSS VEXT VREF VSS
VSS VEXT TDO TDI
Version 1.60
Page 7
Infineon Technologies
This specification is preliminary and subject to change without notice