HYB18RL25632AC Datasheet, PDF (3/37 Pages) Infineon Technologies AG – 256 Mbit DDR Reduced Latency DRAM

HYB18RL25616/32AC
256 Mbit DDR Reduced Latency DRAM
1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
1.2 General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6
1.3 Ball Configuration Package and Ballout . . . . . . . . . . . . . . . . . . . . . . .6
1.3.1 Ball Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9
1.4 Functional Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10
1.5 Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
1.5.1 Command Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
1.5.2 Description of Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13
2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
2.1 Clocks, Commands and Addresses . . . . . . . . . . . . . . . . . . . . . . . . .15
2.2 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16
2.3 Mode Register Set Command (MRS) . . . . . . . . . . . . . . . . . . . . . . . .17
2.4 Configuration Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18
2.5 Writes (WR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19
2.5.1 Write - Basic Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19
2.5.2 Write - Cyclic Bank Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20
2.5.2.1 Burst Length (BL) = 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20
2.5.2.2 Burst Length (BL) = 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20
2.5.3 Write Data Mask Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21
2.5.3.1 Burst Length (BL) = 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21
2.5.3.2 Burst Length (BL) = 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21
2.5.4 Write followed by Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22
2.5.4.1 Burst Length (BL) = 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22
2.5.4.2 Burst Length (BL) = 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22
2.6 Reads (RD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23
2.6.1 Read - Basic Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23
2.6.2 Read - Cyclic Bank Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25
2.6.2.1 Burst Length (BL) = 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25
2.6.2.2 Burst Length (BL) = 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25
2.6.3 Read followed by Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26
3 IEEE 1149.1 Serial Boundary Scan (JTAG) . . . . . . . . . . . . . . 29
3.1 Test Access Port (TAP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
3.1.1 Test Clock (TCK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
3.1.2 Test Mode Select (TMS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
3.1.3 Test Data-In (TDI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
3.1.4 Test Data-Out (TDO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
3.2 TAP Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
3.2.1 Instruction Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
3.2.2 Bypass Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
3.2.3 Boundary Scan Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
3.2.4 Identification (ID) Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
3.3 TAP Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
3.4 Boundary Scan Exit Order . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31
3.4.1 x16 Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31
3.4.2 x32 Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32
3.5 TAP Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .33
3.6 JTAG TAP Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .33
3.7 JTAG TAP Controller State Diagram . . . . . . . . . . . . . . . . . . . . . . . . .34
3.8 JTAG DC Operating Conditons . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34
3.9 JTAG AC Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35
3.10 JTAG AC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . .35
3.11 JTAG Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35
Version 1.60
Page 3
Infineon Technologies
This specification is preliminary and subject to change without notice