HD6473887 Datasheet, PDF (417/523 Pages) Renesas Technology Corp – Hitachi Single-Chip Microcomputer

Table A-1 Instruction Set (cont)
Addressing Mode/
Instruction Length (bytes) Condition Code
Mnemonic
ADD.B #xx:8, Rd
ADD.B Rs, Rd
ADD.W Rs, Rd
ADDX.B #xx:8, Rd
ADDX.B Rs, Rd
ADDS.W #1, Rd
ADDS.W #2, Rd
INC.B Rd
DAA.B Rd
SUB.B Rs, Rd
SUB.W Rs, Rd
SUBX.B #xx:8, Rd
SUBX.B Rs, Rd
SUBS.W #1, Rd
SUBS.W #2, Rd
DEC.B Rd
DAS.B Rd
NEG.B Rd
CMP.B #xx:8, Rd
CMP.B Rs, Rd
CMP.W Rs, Rd
MULXU.B Rs, Rd
DIVXU.B Rs, Rd
AND.B #xx:8, Rd
AND.B Rs, Rd
OR.B #xx:8, Rd
OR.B Rs, Rd
XOR.B #xx:8, Rd
XOR.B Rs, Rd
NOT.B Rd
Operation
B Rd8+#xx:8 → Rd8
2
B Rd8+Rs8 → Rd8
2
W Rd16+Rs16 → Rd16
2
B Rd8+#xx:8 +C → Rd8
2
B Rd8+Rs8 +C → Rd8
2
W Rd16+1 → Rd16
2
W Rd16+2 → Rd16
2
B Rd8+1 → Rd8
2
B Rd8 decimal adjust → Rd8 2
B Rd8–Rs8 → Rd8
2
W Rd16–Rs16 → Rd16
2
B Rd8–#xx:8 –C → Rd8
2
B Rd8–Rs8 –C → Rd8
2
W Rd16–1 → Rd16
2
W Rd16–2 → Rd16
2
B Rd8–1 → Rd8
2
B Rd8 decimal adjust → Rd8 2
B 0–Rd → Rd
2
B Rd8–#xx:8
2
B Rd8–Rs8
2
W Rd16–Rs16
2
B Rd8 × Rs8 → Rd16
2
B Rd16÷Rs8 → Rd16
2
(RdH: remainder,
RdL: quotient)
B Rd8∧#xx:8 → Rd8
2
B Rd8∧Rs8 → Rd8
2
B Rd8∨#xx:8 → Rd8
2
B Rd8∨Rs8 → Rd8
2
B Rd8⊕#xx:8 → Rd8
2
B Rd8⊕Rs8 → Rd8
2
B Rd → Rd
2
400
I H NZ V C
— ↑↓ ↑↓ ↑↓ ↑↓ ↑↓ 2
— ↑↓ ↑↓ ↑↓ ↑↓ ↑↓ 2
— (1) ↑↓ ↑↓ ↑↓ ↑↓ 2
— ↑↓ ↑↓ (2) ↑↓ ↑↓ 2
— ↑↓ ↑↓ (2) ↑↓ ↑↓ 2
—— ——— —2
—— ——— —2
— — ↑↓ ↑↓ ↑↓ — 2
— * ↑↓ ↑↓ * (3) 2
— ↑↓ ↑↓ ↑↓ ↑↓ ↑↓ 2
— (1) ↑↓ ↑↓ ↑↓ ↑↓ 2
— ↑↓ ↑↓ (2) ↑↓ ↑↓ 2
— ↑↓ ↑↓ (2) ↑↓ ↑↓ 2
—— ——— —2
—— ——— —2
— — ↑↓ ↑↓ ↑↓ — 2
— * ↑↓ ↑↓ * — 2
— ↑↓ ↑↓ ↑↓ ↑↓ ↑↓ 2
— ↑↓ ↑↓ ↑↓ ↑↓ ↑↓ 2
— ↑↓ ↑↓ ↑↓ ↑↓ ↑↓ 2
— (1) ↑↓ ↑↓ ↑↓ ↑↓ 2
— — — — — — 14
— — (5) (6) — — 14
— — ↑↓ ↑↓ 0 — 2
— — ↑↓ ↑↓ 0 — 2
— — ↑↓ ↑↓ 0 — 2
— — ↑↓ ↑↓ 0 — 2
— — ↑↓ ↑↓ 0 — 2
— — ↑↓ ↑↓ 0 — 2
— — ↑↓ ↑↓ 0 — 2