English
Language : 

HYB25D128323C Datasheet, PDF (11/53 Pages) Infineon Technologies AG – 128 Mbit DDR SGRAM
2
Pin Configuration
HYB25D128323C[-3/-3.3/-3.6/-4.5/-5.0/L3.6/L4.5]
128 Mbit DDR SGRAM [4M x 32]
Pin Configuration
1 2 3 4 5 6 7 8 9 10 11 12
A
DQS0 DM0 VSSQ DQ3 DQ2 DQ0 DQ31 DQ29 DQ28 VSSQ DM3 DQS3
B
DQ4
VDDQ NC
VDDQ DQ1 VDDQ VDDQ DQ30 VDDQ NC VDDQ DQ27
C
DQ6 DQ5 VSSQ VSSQ VSSQ VDD
VDD VSSQ VSSQ VSSQ DQ26 DQ25
D
DQ7 VDDQ VDD
VSS
VSSQ VSS
VSS
VSSQ VSS
VDD VDDQ DQ24
E
DQ17 DQ16 VDDQ VSSQ
F
DQ19 DQ18 VDDQ VSSQ
TOP VIEW
128 BALL XBGA
VSSQ VDDQ DQ15 DQ14
VSSQ VDDQ DQ13 DQ12
G
DQS2 DM2 NC VSSQ 4 Banks x 4096 Rows VSSQ NC DM1 DQS1
x 256 Columns x 32 Bits
H
DQ21 DQ20 VDDQ VSSQ
VSSQ VDDQ DQ11 DQ10
J
DQ22 DQ23 VDDQ VSSQ VSS
VSS
VSS
VSS
VSSQ VDDQ DQ9 DQ8
K
CAS# WE# VDD VSS
A10
VDD
VDD RFU VSS
VDD
NC
NC
L
RAS# NC NC BA1 A2
A11
A9
A5 RFU CLK CLK# MCL
M
CS# NC BA0 A0
A1
A3
A4
A6
A7 A8/AP CKE VREF
Figure 1 Ball Out 128Mbit DDR SGRAM
Note: The inner matrix of 4 × 4 balls will be used as thermal VSS contacts ncluding the thermal VSS contacts, the
total amount of balls is 144
Data Sheet
11
V1.7, 2003-07