HD66789 Datasheet, PDF (68/156 Pages) Renesas Technology Corp – 528-channel, One-chip Driver for Amorphous TFT Panels with 262,144-color display RAM, Power Supply Circuit, and Gate Circuit

HD66789
Instruction List (T.B.D.)
Preliminary
Main Category
Upper
Index
Index
-
Index
SR
Status Read
0*
Display Control
00h
01h
02h
03h
04h
05h
06h
07h
08h
09h
0Ah
0Bh
0Ch
0Dh
0Eh
0Fh
1*
Power Control
10h
11h
12h
13h
14h
15h
16h
17h
18h
19h
1Ah
1Bh
1Ch
1Dh
1Eh
1Fh
2*
RAM Access
20h
21h
22h
23h
24h
25h
26h
27h
28h
29h
2Ah
2Bh
2Ch
2Dh
2Eh
2Fh
3*
γ _Control
30h
31h
32h
33h
34h
35h
36h
37h
38h
39h
3Ah
3Bh
3Ch
3Dh
3Eh
3Fh
4*
Coordination
40h
Control
41h
42h
43h
44h
45h
46h
47h
48h
49h
4Ah
4Bh
4Ch
4Dh
4Eh
4Fh
5*
*
6*
*
7*
*
Sub Category
Upper Code
Lower Code
Command
IB15 IB14 IB13 IB12 IB11 IB10 IB9 IB8 IB7 IB6 IB5 IB4 IB3 IB2 IB1 IB0
Index
Status Read
Oscillation Start
Device Code Read
Driver Output Control
LCD AC driving Control
Entry Mode
Compare Register (1)
*
*
*
*
*
*
*
*
L7
L6
L5
L4
L3
L2
L1
L0
*
*
*
*
*
*
*
*
0
0
0
0
0
1
1
1
0
VSPL HSPL DPL EPL SM
(0) (0) (0) (0) (0)
GS
(0)
SS
(0)
0
0
0
0
FLD FLD0 B/C EOR
(0) (1) (0) (0)
TRI DFM1 DFM0 BGR
(0) (0) (0) (0)
0
0
HWM
(0)
0
0
0
CP11 CP10 CP9 CP8 CP7 CP6
(0) (0) (0) (0) (0) (0)
Compare Register (2)
0
0
0
0
0
0
0
0
Setting Disabled
Display Control (1)
Display Control (2)
Display Control (3)
0
0
0
PT1 PT0 VLE2 VLE1 SPT
(0) (0) (0) (0) (0)
0
0
0
0
FP3 FP2 FP1 FP0
(1) (0) (0) (0)
0
0
0
0
0
0
0
0
Setting Disabled
Frame Cycle Adjustment
Control
External Display Interface
Control
Setting Disabled
Setting Disabled
Setting Disabled
Power Control (1)
Power Control (2)
NO1
(0)
0
0
0
NO0
(0)
0
SDT1
(0)
0
SDT0
(0)
0
SAP2
(0)
0
SAP1
(0)
0
SAP0
(0)
0
EQ1
(0)
0
0
0
EQ0
(0)
0
DIV1
(0)
0
DIV0
(0)
RM
(0)
BT2
(0)
DC12
(0)
BT1
(0)
DC11
(0)
BT0
(0)
DC10
(0)
Power Control (3)
0
0
0
0
0
0
0
0
Power Control (4)
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
RAM Address Set
0
0
VCOM VDV4 VDV3 VDV2 VDV1 VDV0
G
(0) (0) (0) (0)
(0)
AD15 AD14 AD13 AD12 AD11 AD10 AD9 AD8
(0) (0) (0) (0) (0) (0) (0) (0)
*
0
*
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
AD7
(0)
ID6 ID5 ID4 ID3 ID2 ID21 ID0
0
0
0
0
0
0
0
*
*
*
*
*
*
1
0
0
0
1
0
0
1
0
0
NL4 NL3 NL2 NL1 NL0
(1) (1) (1) (0) (1)
0
NW5 NW4 NW3 NW2 NW1 NW0
(0) (0) (0) (0) (0) (0)
0
ID1 ID0 AM LG2 LG1 LG0
(1) (1) (0) (0) (0) (0)
0
CP5 CP4 CP3 CP2 CP1 CP0
(0) (0) (0) (0) (0) (0)
0
CP17 CP16 CP15 CP14 CP13 CP12
(0) (0) (0) (0) (0) (0)
0
GON DTE CL REV D1
0
(0) (0) (0) (0)
D0
(0)
0
0
0
BP3 BP2 BP1 BP0
(1) (0) (0) (0)
0
PTG1 PTG0 ISC3 ISC2 ISC1 ISC0
(0) (0) (0) (0) (0) (0)
0
0
0
RTN3 RTN2 RTN1 RTN0
(0) (0) (0) (0)
0
DM1 DM0
(0) (0)
0
0
RIM1 RIM0
(0) (0)
AP2
(0)
DC02
(0)
0
0
AP1
(0)
DC01
(0)
0
0
AP0
(0)
DC00
(0)
PON
(0)
VCM4
(0)
0
0
VRH3
(0)
VCM3
(0)
DK
(1)
VC2
(0)
VRH2
(0)
VCM2
(0)
SLP
(0)
VC1
(0)
VRH1
(0)
VCM1
(0)
STB
(0)
VC0
(0)
VRH0
(0)
VCM0
(0)
AD6 AD5 AD4 AD3 AD2 AD1 AD0
(0) (0) (0) (0) (0) (0) (0)
RAM data Write/Read
RAM
WD17-0 /RAM
(RD17-0)
T.B.D. ^{RAMWriteDataMask(1) 0}
RAM Write Data Mask (2) 0
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
0
WM11 WM10 WM9 WM8 WM7 WM6
(0) (0) (0) (0) (0) (0)
0
0
0
0
0
0
0
0
0
0
WM5 WM4 WM3 WM2 WM1 WM0
(0) (0) (0) (0) (0) (0)
0
WM17 WM16 WM15 WM14 WM13 WM12
(0) (0) (0) (0) (0) (0)
Setting Disabled
Setting Disabled
Setting Disabled
γ Control (1)
γ Control (2)
γ Control (3)
γ _{Control (4)}
γ Control (5)
γ _{Control (6)}
γ Control (7)
γ _{Control (8)}
γ _{Control (9)}
γ _{Control (10)}
Setting Disabled
0
0
0
0
0
PKP12 PKP11 PKP10
(0) (0) (0)
0
0
0
0
0
PKP02 PKP01 PKP00
(0) (0) (0)
0
0
0
0
0
PKP32 PKP31 PKP30
(0) (0) (0)
0
0
0
0
0
PKP22 PKP21 PKP20
(0) (0) (0)
0
0
0
0
0
PKP52 PKP51 PKP50
(0) (0) (0)
0
0
0
0
0
PKP42 PKP41 PKP40
(0) (0) (0)
0
0
0
0
0
PRP12 PRP11 PRP10
(0) (0) (0)
0
0
0
0
0
PRP02 PRP01 PRP00
(0) (0) (0)
0
0
0
0
0
PKN12 PKN11 PKN10
(0) (0) (0)
0
0
0
0
0
PKN02 PKN01 PKN00
(0) (0) (0)
0
0
0
0
0
PKN32 PKN31 PKN30
(0) (0) (0)
0
0
0
0
0
PKN22 PKN21 PKN20
(0) (0) (0)
0
0
0
0
0
PKN52 PKN51 PKN50
(0) (0) (0)
0
0
0
0
0
PKN42 PKN41 PKN40
(0) (0) (0)
0
0
0
0
0
PRN12 PRN11 PRN10
(0) (0) (0)
0
0
0
0
0
PRN02 PRN01 PRN00
(0) (0) (0)
VRP14 VRP13 VRP12 VRP11 VRP10
VRP03 VRP02 VRP01 VRP00
(0) (0) (0) (0) (0)
(0) (0) (0) (0)
VRN14 VRN13 VRN12 VRN11 VRN10
VRN03 VRN02 VRN01 VRN00
(0) (0) (0) (0) (0)
(0) (0) (0) (0)
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Gate Scan Start Position
Vertical Scroll Control
First Screen Driving Position
Second Screen Driving
0
0
SE17
(1)
SE27
0
0
SE16
(1)
SE26
0
0
SE15
(1)
SE25
0
0
SE14
(1)
SE24
0
0
SE13
(1)
SE23
0
0
SE12
(1)
SE22
0
0
SE11
(1)
SE21
0
0
SE10
(1)
SE20
0
VL7
(0)
SS17
(0)
SS27
0
VL6
(0)
SS16
(0)
SS26
0
VL5
(0)
SS15
(0)
SS25
SCN4
(0)
VL4
(0)
SS14
(0)
SS24
SCN3
(0)
VL3
(0)
SS13
(0)
SS23
SCN2
(0)
VL2
(0)
SS12
(0)
SS22
SCN1
(0)
VL1
(0)
SS11
(0)
SS21
SCN0
(0)
VL0
(0)
SS10
(0)
SS20
Position
(1) (1) (1) (1) (1) (1) (1) (1) (0) (0) (0) (0) (0) (0) (0) (0)
Horizontal RAM Address HEA7 HEA6 HEA5 HEA4 HEA3 HEA2 HEA1 HEA0 HSA7 HSA6 HSA5 HSA4 HSA3 HSA2 HSA1 HSA0
Position
(1) (0) (1) (0) (1) (1) (1) (1) (0) (0) (0) (0) (0) (0) (0) (0)
Vertical RAM Address VEA7 VEA6 VEA5 VEA4 VEA3 VEA2 VEA1 VEA0 VSA7 VSA6 VSA5 VSA4 VSA3 VSA2 VSA1 VSA0
Position
Setting Disabled
(1) (1) (1) (0) (1) (1) (1) (1) (0) (0) (0) (0) (0) (0) (0) (0)
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Setting Disabled
Note 1) The numerals in parenthesis in the bit cells are initialized value.
Note 2) Do not access to the"Setting Disabled" indexes.
Note
789
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
Rev.0.12, May 09 2003, page 68 of 156