AK5701KN_17 Datasheet, PDF (63/64 Pages) Asahi Kasei Microsystems – PLL & MIC-AMP内蔵16-Bit Stereo ADC

[AK5701]
改訂履歴
Date (YY/MM/DD) Revision
05/08/04
00
05/11/22
01
Reason
初版
誤記訂正
07/08/30
02
製品追加
仕様追加
誤記訂正
仕様追加
13/02/22
15/10/30
03
コメント追加
04
仕様変更
Page Contents
8
25
35
57
1,3,5,62
11
30
31
40
1
62, 63
スイッチング特性 (PLL Slave Mode)
tBCKL(min): 240ns  0.4 x tBCK
tBCKH(min): 240ns  0.4 x tBCK
PLL Slave Mode
a) Mode 1: EXBCLK or EXLRCK  MCKI
b) Mode 2: MCKI  EXBCLK or EXLRCK
ALC動作
下記一文削除。
「このときIVL, IVR値の変更はL/R共通で行
われます。」
コントロールシーケンス (マイク録音)
Figure 51 (7) Data=01H  04H
(2) 72H&73H  12H&13H
(3) 7AH  1AH
(4) 7BH  1BH
(5) 7CH  1CH
AK5701KN を追加
(1) Ambient Temperature
AK5701VN : 30  +85C
AK5701KN : 40  +85C
(2) Marking
AK5701VN : “5701”
AK5701KN : “5701K”
1. Control Interface Timing(CSP pin = “L”)
(1) CSN “” to CCLK “”
→ CSN Edge to CCLK “”
(2) CCLK “” to CSN “”
→ CCLK “” to CSN Edge
2. Control Interface Timing(CSP pin = “H”)
(1) CSN “” to CCLK “”
→ CSN Edge to CCLK “”
(2) CCLK “” to CSN “”
→ CCLK “” to CSN Edge
3. Note 22 を追加
Figure 26  Figure 29
ECTBCLK(32fs)/BCLK(32fs) の 最左端の No
15 → 31
Figure 30  Figure 33
BCLK(64fs) の 最左端の No
15 → 31
Serial Control I/F
1. CSP pin = “L”
“1アドレスへの書き込み毎にCSNを一度 “H”
にしてください。” を追加
2. CSP pin = “H”
“1アドレスへの書き込み毎にCSNを一度 “L”
にしてください。” を追加.
“12. AEC-Q100 Qualified (AK5701KN)” 追加
パッケージ、マーキング
パッケージ図の寸法、マーキング変更
MS0404-J-04
- 63 -
2015/10