AK5701KN_17 Datasheet, PDF (40/64 Pages) Asahi Kasei Microsystems – PLL & MIC-AMP内蔵16-Bit Stereo ADC

[AK5701]
■ シリアルコントロールインタフェース
レジスタ設定は3線式シリアルI/Fピン(CSN, CCLK, CDTI)で書き込みを行います。CSP pinの設定によりCSN
pinの極性とChip addressが切り替わります。
1) CSP pin = “L”のとき
I/F上のデータはChip address (2bits, “10”固定), Read/Write (1bit, “1”固定), Register address (MSB first, 5bits) と
Control Data (MSB first, 8bits)で構成されます。データ送信側はCCLKの “”で各ビットを出力し、受信側は “”
で取り込みます。データの書き込みはCSNの “”後16回目のCCLK “”で有効になります。1アドレスへの書
き込み毎にCSNを一度 “H”にしてください。CCLKのクロックスピードは7MHz (max)です。PDN pin = “L”で
レジスタの値はリセットされます。
CSN
CCLK
CDTI
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
Clock, “H” or “L”
Clock, “H” or “L”
“H” or “L”
C1 C0 R/W A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0
“H” or “L”
C1-C0:
R/W:
A4-A0:
D7-D0:
Chip Address (C1 = “1”, C0 = CAD0) ; Fixed to “10”
READ/WRITE (“1”: WRITE, “0”: READ); Fixed to “1”
Register Address
Control data
Figure 41. シリアルコントロールインタフェースタイミング(CSP pin = “L”)
2) CSP pin = “H”のとき
I/F上のデータはChip address (2bits, “01”固定), Read/Write (1bit, “1”固定), Register address (MSB first, 5bits) と
Control Data (MSB first, 8bits)で構成されます。データ送信側はCCLKの “”で各ビットを出力し、受信側は “”
で取り込みます。データの書き込みはCSNの “”後16回目のCCLK “”で有効になります。1アドレスへの書
き込み毎にCSNを一度 “L”にしてください。CCLKのクロックスピードは7MHz (max)です。PDN pin = “L”で
レジスタの値はリセットされます。
CSN
CCLK
CDTI
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
Clock, “H” or “L”
Clock, “H” or “L”
“H” or “L”
C1 C0 R/W A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0
“H” or “L”
C1-C0:
R/W:
A4-A0:
D7-D0:
Chip Address (C1 = “0”, C0 = CAD1) ; Fixed to “01”
READ/WRITE (“1”: WRITE, “0”: READ); Fixed to “1”
Register Address
Control data
Figure 42. シリアルコントロールインタフェースタイミング(CSP pin = “H”)
MS0404-J-04
- 40 -
2015/10