AK5701KN_17 Datasheet, PDF (59/64 Pages) Asahi Kasei Microsystems – PLL & MIC-AMP内蔵16-Bit Stereo ADC

[AK5701]
3. PLLスレーブモード(MCKI pin)の場合
PMPLL bit
(Addr:11H, D0)
MCKO bit
(Addr:16H, D2)
External MCKI
(1)
(2)
(3)
Input
Example
: ^{Audio I/F Format: I2S}
PLL Reference clock: MCKI=11.2896MHz
EXBCLK frequency: 64fs
Sampling Frequency: 44.1kHz
(1) Addr:11H, Data:10H
(2) Addr:16H, Data:00H
(3) Stop the external clocks
Figure 55. Clock Stopping Sequence (3)
<手順例>
(1) PLLのパワーダウン: PMPLL bit = “1”  “0”
(2) MCKO出力の停止: MCKO bit = “1”  “0”
(3) 外部クロックを止めて下さい。
4. 外部クロックモードの場合(スレーブモード)
External MCKI
EXBCLK
EXLRCK
(1)
Input
(1)
Input
(1)
Input
Example
: ^{Audio I/F Format :I2S}
Input MCKI frequency:256fs
Sampling Frequency:44.1kHz
(1) Stop the external clocks
Figure 56. Clock Stopping Sequence (4)
<手順例>
(1) 外部クロックを止めて下さい。
* バイパスモードも同様の手順です。
5. 外部クロックモードの場合(マスタモード)
External MCKI
(1)
Input
BCLK
LRCK
Output
Output
"H" or "L"
"H" or "L"
Example
: ^{Audio I/F Format :I2S}
Input MCKI frequency:256fs
Sampling Frequency:44.1kHz
(1) Stop MCKI
Figure 57. Clock Stopping Sequence (5)
<手順例>
(1) MCKIを止めて下さい。BCLKおよびLRCKは “H”または “L”に固定されます。
MS0404-J-04
- 59 -
2015/10