AK5701KN_17 Datasheet, PDF (55/64 Pages) Asahi Kasei Microsystems – PLL & MIC-AMP内蔵16-Bit Stereo ADC

[AK5701]
6. スレーブ&バイパスモードの場合
Power Supply
PDN pin
PMVCM bit
(Addr:10H, D2)
PMPLL bit
(Addr:11H, D0)
EXLRCK pin
EXBCLK pin
Internal Clock
(1)
(2) (3)
Example:
Audio I/F Format : I2S
PLL Reference clock: EXBCLK
EXBCLK frequency: 64fs
Sampling Frequency: 44.1kHz
4f₍s₁o₎ f_{Power Supply & PDN pin = “L”  “H”}
(2) Addr:11H, Data:0CH
Addr:14H, Data:23H
Addr:15H, Data:2FH
Addr:16H, Data:08H
Input
(4)
(3) Addr:10H, Data:04H
(5)
Figure 50. Clock Set Up Sequence (6)
(4) Addr:11H, Data:0DH
<手順例>
(1) 電源立ち上げ後、PDN pin “L”  “H”
この区間はAK5701のリセットのため、150ns以上の “L”区間が必要です。
(2) この区間に、THR bit = “1”およびDIF1-0, FS3-0, PLL3-0 bitsの設定を行って下さい。
(3) VCOMのパワーアップ: PMVCM bit = “0”  “1”
各ブロックを立ち上げる前に最初にVCOMを立ち上げて下さい。
(4) PMPLL bit = “0”  “1”を設定し、PLL基準クロック(EXLRCK or EXBCLK pin)が供給された後、PLL
動作がスタートします。PLLのロック時間はEXLRCKがPLL基準クロック入力の場合、160ms(max),
EXBCLKがPLL基準クロックでVCOC pinの外付けが10k+4.7nFの場合、2ms(max)です(Table 4)。
(5) PLLが安定後、正常な動作が開始します。
MS0404-J-04
- 55 -
2015/10