AK5701KN_17 Datasheet, PDF (42/64 Pages) Asahi Kasei Microsystems – PLL & MIC-AMP内蔵16-Bit Stereo ADC

[AK5701]
■ 詳細説明
Addr
10H
Register Name
Power Management
Default
D7
D6
D5
D4
D3
D2
D1
D0
0
0
0
0
0
PMVCM PMADR PMADL
0
0
0
0
0
0
0
0
PMADL: MIC-Amp Lch, ADC Lchのパワーマネジメント
0: Power down (default)
1: Power up
PMADR: MIC-Amp Rch, ADC Rchのパワーマネジメント
0: Power down (default)
1: Power up
PMADLま た は PMADR bit を “0”か ら “1”に 変 更 す る と、初期化サイクル (3088/fs=70.0ms@fs=
44.1kHz, HPF1-0 bits = “00”)が開始されます。初期化サイクル終了後、ADCはデータを出力します。
PMVCM: VCOMのパワーマネジメント
0: Power down (default)
1: Power up
各ブロックを動作させる場合は、必ずPMVCM bitを“1”にしなければなりません。PMVCM bitに対
して“0”を書き込むことができるのは、PMADL, PMADR, PMPLL, PMMP, MCKO bitsを“0”にする時
だけです。
このアドレスのビットをON/OFF (“1”/“0”)することで部分的にパワーダウンすることができます。また、
PDN pinを“L”にすることで、レジスタの内容に関係なく、全回路を一度にパワーダウンすることができま
す。このときレジスタ値は初期化されます。
また、PMVCM, PMADL, PMADR, PMPLL, MCKO bitsをすべて“0”にすることで、全回路を一度にパワーダ
ウンすることができます。このときレジスタの内容は保持されています。消費電流は20A(typ)なので、完
全にシャットダウン(typ. 1A)するにはPDN pin = “L”として下さい。
ADCを使用しない場合、クロックを供給する必要はありません。ADCを使用する場合はクロックを供給し
て下さい。
Addr
11H
Register Name
PLL Control
Default
D7
D6
0
0
0
0
PMPLL: PLLのパワーマネジメント
0: EXT Mode and Power Down (default)
1: PLL Mode and Power up
M/S: Master / Slave Modeの選択
0: Slave Mode (default)
1: Master Mode
PLL3-0: PLL基準クロックの選択(Table 4)
Default: “1001”(MCKI pin=12MHz)
D5
PLL3
1
D4
PLL2
0
D3
PLL1
0
D2
PLL0
1
D1
D0
M/S PMPLL
0
0
MS0404-J-04
- 42 -
2015/10