AK5701KN_17 Datasheet, PDF (50/64 Pages) Asahi Kasei Microsystems – PLL & MIC-AMP内蔵16-Bit Stereo ADC

[AK5701]
コントロールシーケンス
■ クロックの設定
ADCをPower-up時にはクロックが供給されている必要があります。
1. PLLマスタモードの場合
Power Supply
PDN pin
PMVCM bit
(Addr:10H, D2)
MCKO bit
(Addr:16H, D2)
PMPLL bit
(Addr:11H, D0)
MCKI pin
M/S bit
(Addr:11H, D1)
BCLK pin
LRCK pin
MCKO pin
(1)
(2) (3)
(4)
(5)
Input
40msec(max)
40msec(max)
(7)
(6)
Output
(8)
Output
Example:
Audio I/F Format: I2S
BCLK frequency at Master Mode: 64fs
Input Master Clock Select at PLL Mode: 11.2896MHz
MCKO: Enable
Sampling Frequency: 44.1kHz
(1) Power Supply & PDN pin = “L”  “H”
(2)Addr:11H, Data:12H
Addr:14H, Data:23H
Addr:15H, Data:2FH
(3)Addr:10H, Data:04H
(4)Addr:16H, Data:04H
Addr:11H, Data:13H
MCKO, BCLK and LRCK output
Figure 45. Clock Set Up Sequence (1)
<手順例>
(1) 電源立ち上げ後、PDN pin “L”  “H”
この区間はAK5701のリセットのため、150ns以上の “L”区間が必要です。
(2) この区間に、DIF1-0, PLL3-0, FS3-0, BCKO1-0, M/S bitsの設定を次の順番のとおり行って下さい。
(2a) M/S bit = “1” , PLL3-0, FS3-0, BCKO1-0の設定
(2b) DIF1-0の設定。
(3) VCOMのパワーアップ: PMVCM bit = “0”  “1”
各ブロックを立ち上げる前に最初にVCOMを立ち上げて下さい。
(4) MCKO出力を使用する場合: MCKO bit = “1”
MCKO出力を使用しない場合: MCKO bit = “0”
(5) PMPLL bit = “0”  “1”を設定し、MCKI pinにクロックが供給された後、PLL動作がスタートします。
PLLのロック時間はMCKI=12MHzのとき40ms(max)です(Table 4)。
(6) PLLが安定後、BCLK, LRCKを出力し始め、正常な動作が開始します。
(7) MCKO bit = “1”の場合、この区間ではMCKO pinから正常でないクロックが出力されます。
(8) MCKO bit = “1”の場合、PLLが安定後MCKO pinから正常なクロックが出力されます。
MS0404-J-04
- 50 -
2015/10