AK5701KN_17 Datasheet, PDF (47/64 Pages) Asahi Kasei Microsystems – PLL & MIC-AMP内蔵16-Bit Stereo ADC

[AK5701]
R2
システム設計
Figure 43およびFigure 44はシステム接続例です。具体的な回路と測定_R1例については評価ボード(AKD5701)を
参照して下さい。
P
19 MPWR
EXLRCK 12
DSP
External MIC
 1u
20 RIN2
21 LIN2
 1u
AK5701
EXSDTI 11
MCKO 10
Internal MIC
22 RIN1
 1u
Top View
CSP 9
23 LIN1
SDTO 8
DSP
 1u
24 VCOC
LRCK 7
Rp
0.1 x Cp
(Note)
Cp
Power Supply
2.4  3.6V
Power Supply
1.6  3.6V
Analog Ground
Digital Ground
Note:
- AK5701のAVSS, DVSSと周辺コントローラ等のグランドは分けて配線して下さい。
- ディジタル入力ピンはオープンにしないで下さい。
- EXTモード(PMPLL bit = “0”) の場合、VCOC pinはオープンで構いません。
- PLLモード(PMPLL bit = “1”) の場合、CpとRpはTable 4のようにして下さい。Cp+Rpに並列に0.1 x
Cpを接続するとジッタ特性が向上します。
- 100ms以内で録音開始するためには、マイク入力のACカップリングコンデンサを1F以下にして
下さい。
Figure 43. システム接続図(マイク入力時)
MS0404-J-04
- 47 -
2015/10