AK5701KN_17 Datasheet, PDF (11/64 Pages) Asahi Kasei Microsystems – PLL & MIC-AMP内蔵16-Bit Stereo ADC

[AK5701]
Parameter
Symbol
Min.
Typ.
Max.
Unit
Control Interface Timing (CSP pin = “L”)
CCLK Period
tCCK
142
-
-
ns
CCLK Pulse Width Low
tCCKL
56
-
-
ns
Pulse Width High
tCCKH
56
-
-
ns
CDTI Setup Time
tCDS
28
-
-
ns
CDTI Hold Time
CSN “H” Time
tCDH
28
-
tCSW
150
-
-
ns
-
ns
CSN Edge to CCLK “” (Note 22)
tCSS
50
-
-
ns
CCLK “” to CSN Edge (Note 22)
tCSH
50
-
-
ns
Control Interface Timing (CSP pin = “H”)
CCLK Period
tCCK
142
-
-
ns
CCLK Pulse Width Low
tCCKL
56
-
-
ns
Pulse Width High
tCCKH
56
-
-
ns
CDTI Setup Time
tCDS
28
-
-
ns
CDTI Hold Time
tCDH
28
-
-
ns
CSN “L” Time
tCSW
150
-
-
ns
CSN Edge to CCLK “” (Note 22)
tCSS
50
-
-
ns
CCLK “” to CSN Edge (Note 22)
tCSH
50
-
-
ns
Power-down & Reset Timing
PDN Pulse Width (Note 23)
tPD
150
-
-
ns
PMADL or PMADR “” to SDTO valid (Note 24)
HPF1-0 bits = “00”
tPDV
-
3088
-
1/fs
HPF1-0 bits = “01”
HPF1-0 bits = “10”
tPDV
-
1552
-
1/fs
tPDV
-
784
-
1/fs
Note 22. この規格はCSNのエッジとCCLKのCCLKの“”が重ならないように規定しています。
Note 23. AK5701はPDN pin = “L”でリセットされます。
Note 24. PMADL bitまたはPMADR bitを立ち上げてからのLRCKクロックの “”の回数です。
MS0404-J-04
- 11 -
2015/10