AK5701KN_17 Datasheet, PDF (25/64 Pages) Asahi Kasei Microsystems – PLL & MIC-AMP内蔵16-Bit Stereo ADC

[AK5701]
■ PLL Slave Mode (PMPLL bit = “1”, M/S bit = “0”)
MCKI, EXBCLK or EXLRCK pinへ入力されるクロックを基準に内部のPLLにてAK5701に必要なクロックを生
成します。PLLの基準クロックは、PLL3-0 bitにて設定することができます(Table 4)。
a) PLL 基準クロック: MCKI pin
MCKOに同期したEXBCLK, EXLRCKを入力します。MCKOとEXLRCKは同期する必要がありますが位相を合
わせる必要はありません。マスタクロック出力(MCKO pin)はPS1-0 bit (Table 9)で設定された周波数を出力し、
MCKO bitでON/OFF可能です。サンプリング周波数は、FS3-0 bitで設定することができます。(Table 5)
AK5701
11.2896MHz, 12MHz, 12.288MHz, 13MHz
13.5MHz, 19.2MHz, 24MHz, 26MHz, 27MHz
DSP or P
MCKI
MCKO
EXBCLK
EXLRCK
256fs/128fs/64fs/32fs
 32fs
1fs
MCLK
BCLK
LRCK
SDTO
SDTI
Figure 20. PLL Slave Mode 1 (PLL Reference Clock: MCKI pin)
ADCが動作中(PMADL bit = “1” or PMADR bit = “1”)は外部クロック(MCKI, EXBCLK, EXLRCK)を止めてはい
けません。これらのクロックが供給されない場合、内部にダイナミックなロジックを使用しているため、過
電流が流れ、動作が異常になる可能性があります。クロックを止める場合はパワーダウン状態
(PMADL=PMADR bits = “0”)にしてください。
b) PLL 基準クロック: EXBCLK or EXLRCK pin
FS3-0 bitを設定することで、7.35kHz  48kHzの任意のサンプリング周波数に対応します。(Table 6)
AK5701
MCKI
EXBCLK
EXLRCK
SDTO
DSP or P
32fs, 64fs
1fs
BCLK
LRCK
SDTI
Figure 21. PLL Slave Mode 2 (PLL Reference Clock: EXLRCK or EXBCLK pin)
MS0404-J-04
- 25 -
2015/10