XC3S200A-4VQG100C Datasheet, PDF (120/132 Pages) Xilinx, Inc – Architectural and Configuration Overview

Pinout Descriptions
Table 87: Spartan-3A FG676 Pinout(Continued)
Bank
Pin Name
FG676
Ball Type
0
IO_L34N_0
D10
I/O
0
IO_L34P_0
C10
I/O
0
IO_L35N_0
H12
I/O
0
IO_L35P_0
G12
I/O
0
IO_L36N_0
B9
I/O
0
IO_L36P_0
A9
I/O
0
IO_L37N_0
D9
I/O
0
IO_L37P_0
E10
I/O
0
IO_L38N_0
B8
I/O
0
IO_L38P_0
A8
I/O
0
IO_L39N_0
K12
I/O
0
IO_L39P_0
J12
I/O
0
IO_L40N_0
D8
I/O
0
IO_L40P_0
C8
I/O
0
IO_L41N_0
C6
I/O
0
IO_L41P_0
B6
I/O
0
IO_L42N_0
C7
I/O
0
IO_L42P_0
B7
I/O
0
IO_L43N_0
K11
I/O
0
IO_L43P_0
J11
I/O
0
IO_L44N_0
D6
I/O
0
IO_L44P_0
C5
I/O
0
IO_L45N_0
B4
I/O
0
IO_L45P_0
A4
I/O
0
IO_L46N_0
H10
I/O
0
IO_L46P_0
G10
I/O
0
IO_L47N_0
H9
I/O
0
IO_L47P_0
G9
I/O
0
IO_L48N_0
E7
I/O
0
IO_L48P_0
F7
I/O
0
IO_L51N_0
B3
I/O
0
IO_L51P_0
A3
I/O
0
IO_L52N_0/PUDC_B
G8
DUAL
0
IO_L52P_0/VREF_0
F8
VREF
0
IP_0
A5 INPUT
0
IP_0
A7 INPUT
0
IP_0
A13 INPUT
0
IP_0
A17 INPUT
0
IP_0
A23 INPUT
0
IP_0
C4 INPUT
Table 87: Spartan-3A FG676 Pinout(Continued)
Bank
Pin Name
FG676
Ball
Type
0
IP_0
D12 INPUT
0
IP_0
D15 INPUT
0
IP_0
D19 INPUT
0
IP_0
E11 INPUT
0
IP_0
E18 INPUT
0
IP_0
E20 INPUT
0
IP_0
F10 INPUT
0
IP_0
G14 INPUT
0
IP_0
G16 INPUT
0
IP_0
H13 INPUT
0
IP_0
H18 INPUT
0
IP_0
J10 INPUT
0
IP_0
J13 INPUT
0
IP_0
J15 INPUT
0
IP_0/VREF_0
D7
VREF
0
IP_0/VREF_0
D14 VREF
0
IP_0/VREF_0
G11 VREF
0
IP_0/VREF_0
J17 VREF
0
N.C. (◆)
A24
N.C.
0
N.C. (◆)
B24
N.C.
0
N.C. (◆)
D5
N.C.
0
N.C. (◆)
E9
N.C.
0
N.C. (◆)
F18
N.C.
0
N.C. (◆)
E6
N.C.
0
N.C. (◆)
F9
N.C.
0
N.C. (◆)
G18
N.C.
0
VCCO_0
B5
VCCO
0
VCCO_0
B11 VCCO
0
VCCO_0
B16 VCCO
0
VCCO_0
B22 VCCO
0
VCCO_0
E8
VCCO
0
VCCO_0
E13 VCCO
0
VCCO_0
E19 VCCO
0
VCCO_0
H11 VCCO
0
VCCO_0
H16 VCCO
1
IO_L01N_1/LDC2
Y21 DUAL
1
IO_L01P_1/HDC
Y20 DUAL
1
IO_L02N_1/LDC0
AD25 DUAL
1
IO_L02P_1/LDC1
AE26 DUAL
1
IO_L03N_1/A1
AC24 DUAL
120
www.xilinx.com
DS529-4 (v2.0) August 19, 2010