HD66787 Datasheet, PDF (70/159 Pages) Renesas Technology Corp – 528-channel, One-chip Driver with 262,144-color Display RAM and Power Supply Circuit for Low-temperature Poli-Si TFT (LTPS-TFT) Panels with Incorporat

HD66787
Instruction List
Preliminary
Main Category
Upper Upper
Index Index
-
Index
SR
Status Read
0*
Display Control
1*
Power Control
2*
RAM Access
3*
γ Control
4*
Coordination
Control
5*
6*
7*
Sub Category
Upper Code
Lower Code
Command
IB15 IB14 IB13 IB12 IB11 IB10 IB9 IB8 IB7 IB6 IB5 IB4 IB3 IB2 IB1 IB0
Index
*
*
*
*
*
*
*
*
*
ID6 ID5 ID4 ID3 ID2 ID21 ID0
Status Read
L7
L6
L5
L4
L3
L2
L1
L0
0
0
0
0
0
0
0
0
00h
Oscillation Start
*
*
*
*
*
*
*
*
*
Device Code Read
0
0
0
0
0
1
1
1
1
01h
Driver Output Control
0
VSPL HSPL DPL EPL
(0)
(0)
(0)
(0)
0
0
SS
(0)
0
02h
LCD AC driving Control
0
0
0
0
0
1
B/C EOR
(0) (0)
0
*
*
*
*
*
*
1
0
0
0
0
1
1
1
0
0
NL4 NL3 NL2 NL1 NL0
(1)
(1)
(1)
(0)
(1)
0
NW5 NW4 NW3 NW2 NW1 NW0
(0)
(0)
(0)
(0)
(0)
(0)
03h
Entry Mode
TRI DFM1 DFM0 BGR
(0) (0) (0) (0)
0
0
HWM
(0)
0
0
04h
Compare Register (1)
0
0
CP11 CP10 CP9 CP8 CP7 CP6
(0) (0) (0) (0) (0) (0)
0
05h
Compare Register (2)
0
0
0
0
0
0
0
0
0
0
ID1 ID0 AM LG2 LG1 LG0
(1)
(1)
(0)
(0)
(0)
(0)
0
CP5 CP4 CP3 CP2 CP1 CP0
(0)
(0)
(0)
(0)
(0)
(0)
0
CP17 CP16 CP15 CP14 CP13 CP12
(0)
(0)
(0)
(0)
(0)
(0)
06h
Setting Disabled
07h
Display Control (1)
0
0
0
PT1 PT0 VLE2 VLE1 SPT
(0)
(0)
(0)
(0)
(0)
0
0
0
DTE CL REV D1
(0)
(0)
(0)
(0)
D0
(0)
08h
Display Control (2)
0
0
0
0
FP3 FP2 FP1 FP0
(1)
(0)
(0)
(0)
0
0
0
0
BP3 BP2 BP1 BP0
(1)
(0)
(0)
(0)
09h
Setting Disabled
0Ah
Setting Disabled
0Bh
Frame Cycle Adjustment NO1 NO0 SDT1 SDT0 EQ1 EQ0 DIV1 DIV0
Control
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
0
0Ch
External Display Interface
Control
0
0
0
0
0
0
0
RM
(0)
0
0Dh
LTPS Interface Control
0
0
0
TG0
(1)
0
CLW2 CLW1 CLW0
(0) (0) (0)
0
0
0
0
RTN3 RTN2 RTN1 RTN0
(0)
(0)
(0)
(0)
0
DM1 DM0
(0)
(0)
0
0
RIM1 RIM0
(0) (0)
0
SHW1 SHW0
(0) (0)
0
STG2 STG1 STG0
(0)
(0)
(0)
0Eh
Setting Disabled
0Fh
Setting Disabled
10h
Power Control (1)
0
SAP2 SAP1 SAP0
(0) (0) (0)
0
BT2 BT1 BT0
(0) (0) (0)
0
AP2 AP1 AP0
(0)
(0)
(0)
0
DK SLP STB
(1)
(0)
(0)
11h
Power Control (2)
0
0
0
0
0
DC12 DC11 DC10
(0) (0) (0)
0
DC02 DC01 DC00
(0) (0) (0)
0
VC2 VC1 VC0
(0)
(0)
(0)
12h
Power Control (3)
0
0
0
0
0
0
0
0
0
0
0
PON VRH3 VRH2 VRH1 VRH0
(0)
(0)
(0)
(0)
(0)
13h
Power Control (4)
0
0
VCOM VDV4 VDV3 VDV2 VDV1 VDV0
G
(0) (0) (0) (0) (0)
0
0
0
VCM4 VCM3 VCM2 VCM1 VCM0
(0)
(0)
(0)
(0)
(0)
14h
Setting Disabled
15h
Setting Disabled
16h
Setting Disabled
17h
Setting Disabled
18h
Setting Disabled
19h
Setting Disabled
1Ah
Setting Disabled
1Bh
Setting Disabled
1Ch
Setting Disabled
1Dh
Setting Disabled
1Eh
Setting Disabled
1Fh
Setting Disabled
20h
Setting Disabled
21h
RAM Address Set
AD15 AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
22h
RAM data Write/Read
RAM Write Data (WD17-0 /RAM Read Data (RD17-0) *Bit assignment changes depending on the interface to be selected.
23h RAM Write Data Mask (1) 0
24h RAM Write Data Mask (2) 0
25h
Setting Disabled
0
WM11 WM10 WM9 WM8 WM7 WM6
(0) (0) (0) (0) (0) (0)
0
0
0
0
0
0
0
0
0
0
WM5 WM4 WM3 WM2 WM1 WM0
(0)
(0)
(0)
(0)
(0)
(0)
0
WM17 WM16 WM15 WM14 WM13 WM12
(0)
(0)
(0)
(0)
(0)
(0)
26h
Setting Disabled
27h
Setting Disabled
28h
Setting Disabled
29h
Setting Disabled
2Ah
Setting Disabled
2Bh
Setting Disabled
2Ch
Setting Disabled
2Dh
Setting Disabled
2Eh
Setting Disabled
2Fh
Setting Disabled
30h
γ Control (1)
0
0
0
0
0
PKP12 PKP11 PKP10
(0) (0) (0)
0
0
0
0
0
PKP02 PKP01 PKP00
(0)
(0)
(0)
31h
γ Control (2)
0
0
0
0
0
PKP32 PKP31 PKP30
(0) (0) (0)
0
0
0
0
0
PKP22 PKP21 PKP20
(0)
(0)
(0)
32h
γ Control (3)
0
0
0
0
0
PKP52 PKP51 PKP50
(0) (0) (0)
0
0
0
0
0
PKP42 PKP41 PKP40
(0)
(0)
(0)
33h
γ Control (4)
0
0
0
0
0
PRP12 PRP11 PRP10
(0) (0) (0)
0
0
0
0
0
PRP02 PRP01 PRP00
(0)
(0)
(0)
34h
γ Control (5)
0
0
0
0
0
PKN12 PKN11 PKN10
(0) (0) (0)
0
0
0
0
0
PKN02 PKN01 PKN00
(0)
(0)
(0)
35h
γ Control (6)
0
0
0
0
0
PKN32 PKN31 PKN30
(0) (0) (0)
0
0
0
0
0
PKN22 PKN21 PKN20
(0)
(0)
(0)
36h
γ Control (7)
0
0
0
0
0
PKN52 PKN51 PKN50
(0) (0) (0)
0
0
0
0
0
PKN42 PKN41 PKN40
(0)
(0)
(0)
37h
γ _{Control (8)}
0
0
0
0
0
PRN12 PRN11 PRN10
(0) (0) (0)
0
0
0
0
0
PRN02 PRN01 PRN00
(0)
(0)
(0)
38h
γ Control (9)
VRP14 VRP13 VRP12 VRP11 VRP10
(0)
(0)
(0)
(0)
(0)
VRP03 VRP02 VRP01 VRP00
(0)
(0)
(0)
(0)
39h
γ _{Control (10)}
VRN14 VRN13 VRN12 VRN11 VRN10
(0) (0) (0) (0) (0)
VRN03 VRN02 VRN01 VRN00
(0)
(0)
(0)
(0)
3Ah
Setting Disabled
3Bh
Setting Disabled
3Ch
Setting Disabled
3Dh
Setting Disabled
3Eh
Setting Disabled
3Fh
Setting Disabled
40h
Setting Disabled
41h
Vertical Scroll Control
0
0
0
0
0
0
0
0
VL7 VL6 VL5 VL4 VL3 VL2 VL1 VL0
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
42h
First Screen Driving
Position
SE17 SE16 SE15 SE14 SE13 SE12 SE11 SE10 SS17 SS16 SS15 SS14 SS13 SS12 SS11 SS10
(1)
(1)
(1)
(1)
(1)
(1)
(1)
(1)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
43h
Second Screen Driving
Position
SE27 SE26 SE25 SE24 SE23 SE22 SE21 SE20 SS27 SS26 SS25 SS24 SS23 SS22 SS21 SS20
(1)
(1)
(1)
(1)
(1)
(1)
(1)
(1)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
44h
Horizontal RAM Address HEA7 HEA6 HEA5 HEA4 HEA3 HEA2 HEA1 HEA0 HSA7 HSA6 HSA5 HSA4 HSA3 HSA2 HSA1 HSA0
Position
(1)
(0)
(1)
(0)
(1)
(1)
(1)
(1)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
45h
Vertical RAM Address
Position
VEA7 VEA6 VEA5 VEA4 VEA3 VEA2 VEA1 VEA0 VSA7 VSA6 VSA5 VSA4 VSA3 VSA2 VSA1 VSA0
(1)
(1)
(1)
(0)
(1)
(1)
(1)
(1)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
46h
Setting Disabled
47h
Setting Disabled
48h
Setting Disabled
49h
Setting Disabled
4Ah
Setting Disabled
4Bh
Setting Disabled
4Ch
Setting Disabled
4Dh
Setting Disabled
4Eh
Setting Disabled
4Fh
Setting Disabled
*
Setting Disabled
*
Setting Disabled
*
Setting Disabled
Note 1) The numerals in parenthesis in the bit cells are initialized value.
Note 2) Do not access to the"Setting Disabled" indexes.
Note
787
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
Rev.0.22, May.23.2003, page 70 of 159