NS32FX16-15 Datasheet, PDF (53/88 Pages) National Semiconductor (TI) – Imaging/Signal Processor

3 0 Functional Description (Continued)
Cycle
Type
Address
TABLE 3-8 Data Access Sequences
HBE
A0
High Bus
A Odd Word Access Sequence
Low Bus
1
Odd Byte A
2
Even Byte A a 1
Byte 1
0
1
Byte 0
1
0
Don’t Care
B Even Double-Word Access Sequence
Byte 0
Don’t Care
Byte 1
1
Even Word A
1
Even Word A a 2
Byte 3
0
0
Byte 2
0
0
Byte 1
Byte 1
Byte 3
C Odd Double-Word Access Sequence
Byte 0
Byte 0
Byte 2
1
Odd Byte A
2
Even Word A a 1
3
Even Byte A a 3
Byte 3
0
0
1
Byte 2
1
0
0
Byte 1
Byte 0
Byte 2
Don’t Care
D Even Quad-Word Access Sequence
Byte 0
Don’t Care
Byte 1
Byte 3
Byte 7
1
2
Byte 6
Even Word
Even Word
Byte 5
A
Aa2
Byte 4
Byte 3
0
0
Byte 2
0
0
Byte 1
Byte 1
Byte 3
Other Bus Cycles (Instruction Prefetch or Slave) can occur here
3 Even Word A a 4
4 Even Word A a 6
0
0
Byte 5
0
0
Byte 7
E Odd Quad-Word Access Sequence
Byte 0
Byte 0
Byte 2
Byte 4
Byte 6
Byte 7
1
2
3
Byte 6
Odd Byte
Even Word
Even Byte
Byte 5
A
Aa1
Aa3
Byte 4
Byte 3
0
0
1
Byte 2
1
0
0
Other Bus Cycles (Instruction Prefetch or Slave) can occur here
4 Odd Byte A a 4
5 Even Word A a 5
6 Even Byte A a 7
0
1
0
0
1
0
Byte 1
Byte 0
Byte 2
Don’t Care
Byte 0
Don’t Care
Byte 1
Byte 3
Byte 4
Don’t Care
Byte 6
Byte 5
Don’t Care Byte 7
wA
wA
wA
wA
wA
53