UG534 Datasheet, PDF (24/96 Pages) –

Chapter 1: ML605 Evaluation Board
Table 1-5: Platform Flash and BPI Flash Connections (Cont’d)
U1 FPGA Pin
Schematic Net Name
U4 BPI Flash
Pin Number
Pin Name
U27 Platform Flash
Pin Number
Pin Name
AF24
FLASH_D0
34
AF25
FLASH_D1
36
W24
FLASH_D2
39
V24
FLASH_D3
41
H24
FLASH_D4
47
H25
FLASH_D5
49
P24
FLASH_D6
51
R24
FLASH_D7
53
G23
FLASH_D8
35
H23
FLASH_D9
37
N24
FLASH_D10
40
N23
FLASH_D11
42
F23
FLASH_D12
48
F24
FLASH_D13
50
L24
FLASH_D14
52
M23
FLASH_D15
54
J26
AF23
AA24
K8
AC23
Y24
NA⁽¹⁾
NA⁽¹⁾
FLASH_WAIT
FPGA_FWE_B
FPGA_FOE_B
FPGA_CCLK
PLATFLASH_L_B
FPGA_FCS_B⁽²⁾
PLATFLASH_FCS_B⁽³⁾
FLASH_CE_B⁽⁴⁾
56
14
32
NA⁽¹⁾
NA⁽¹⁾
NA⁽¹⁾
NA⁽¹⁾
30
Notes:
1. Not Applicable
2. FPGA control flash memory select signal connected to pin U10.3
3. Platform Flash select signal connected to pin U10.6
4. BPI Flash select signal connected to pin U10.4
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
WAIT
/WE
/OE
NA⁽¹⁾
NA⁽¹⁾
NA⁽¹⁾
NA⁽¹⁾
/OE
F2
E2
G3
E4
E5
G5
G6
H7
E1
E3
F3
F4
F5
H5
G7
E7
NA⁽¹⁾
G8
F8
F1
H1
NA⁽¹⁾
B4
NA⁽¹⁾
DQ00
DQ01
DQ02
DQ03
DQ04
DQ05
DQ06
DQ07
DQ08
DQ09
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
NA⁽¹⁾
/W
/G
K
/L
NA⁽¹⁾
/E
NA⁽¹⁾
24
www.xilinx.com
ML605 Hardware User Guide
UG534 (v1.8) October 2, 2012