UG534 Datasheet, PDF (18/96 Pages) –

Chapter 1: ML605 Evaluation Board
Table 1-4: DDR3 SODIMM Connections (Cont’d)
U1 FPGA Pin
Schematic Net Name
A15
DDR3_A6
B15
DDR3_A7
G15
DDR3_A8
F15
DDR3_A9
M16
DDR3_A10
M15
DDR3_A11
H15
DDR3_A12
J15
DDR3_A13
D15
DDR3_A14
C15
DDR3_A15
K19
DDR3_BA0
J19
DDR3_BA1
L15
DDR3_BA2
J1 SODIMM
Pin Number
Pin Name
90
A6
86
A7
89
A8
85
A9
107
A10/AP
84
A11
83
A12_BC_N
119
A13
80
A14
78
A15
109
BA0
108
BA1
79
BA2
J11
DDR3_D0
E13
DDR3_D1
F13
DDR3_D2
K11
DDR3_D3
L11
DDR3_D4
K13
DDR3_D5
K12
DDR3_D6
D11
DDR3_D7
M13
DDR3_D8
J14
DDR3_D9
B13
DDR3_D10
B12
DDR3_D11
G10
DDR3_D12
M11
DDR3_D13
C12
DDR3_D14
A11
DDR3_D15
G11
DDR3_D16
F11
DDR3_D17
D14
DDR3_D18
C14
DDR3_D19
5
DQ0
7
DQ1
15
DQ2
17
DQ3
4
DQ4
6
DQ5
16
DQ6
18
DQ7
21
DQ8
23
DQ9
33
DQ10
35
DQ11
22
DQ12
24
DQ13
34
DQ14
36
DQ15
39
DQ16
41
DQ17
51
DQ18
53
DQ19
18
www.xilinx.com
ML605 Hardware User Guide
UG534 (v1.8) October 2, 2012