PIC32MX1XX Datasheet, PDF (54/320 Pages) Microchip Technology – 32-bit Microcontrollers (up to 128 KB Flash and 32 KB SRAM) with Audio and Graphics Interfaces, USB, and Advanced Analog

TABLE 4-12: DMA CHANNELS 0-3 REGISTER MAP⁽¹⁾
Bits
31/15 30/14 29/13 28/12 27/11 26/10
25/9
24/8
23/7
22/6
21/5
20/4
19/3
18/2
17/1
16/0
31:16 —
3060 DCH0CON
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0 CHBUSY —
—
—
—
—
— CHCHNS CHEN CHAED CHCHN CHAEN
— CHEDET
CHPRI<1:0> 0000
31:16 —
—
—
—
—
—
—
—
3070 DCH0ECON
CHAIRQ<7:0>
00FF
15:0
CHSIRQ<7:0>
CFORCE CABORT PATEN SIRQEN AIRQEN
—
—
— FF00
31:16 —
3080 DCH0INT
—
—
—
—
—
—
—
CHSDIE CHSHIE CHDDIE CHDHIE CHBCIE CHCCIE CHTAIE CHERIE 0000
15:0 —
—
—
—
—
—
—
—
CHSDIF CHSHIF CHDDIF CHDHIF CHBCIF CHCCIF CHTAIF CHERIF 0000
31:16
3090 DCH0SSA
15:0
CHSSA<31:0>
0000
0000
31:16
30A0 DCH0DSA
15:0
CHDSA<31:0>
0000
0000
31:16 —
30B0 DCH0SSIZ
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
CHSSIZ<15:0>
0000
31:16 —
30C0 DCH0DSIZ
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
CHDSIZ<15:0>
0000
31:16 —
30D0 DCH0SPTR
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
CHSPTR<15:0>
0000
31:16 —
30E0 DCH0DPTR
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
CHDPTR<15:0>
0000
31:16 —
30F0 DCH0CSIZ
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
CHCSIZ<15:0>
0000
31:16 —
3100 DCH0CPTR
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
CHCPTR<15:0>
0000
31:16 —
3110 DCH0DAT
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0 —
—
—
—
—
—
—
—
CHPDAT<7:0>
0000
31:16 —
3120 DCH1CON
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0 CHBUSY —
—
—
—
—
— CHCHNS CHEN CHAED CHCHN CHAEN
— CHEDET
CHPRI<1:0> 0000
31:16 —
—
—
—
—
—
—
—
3130 DCH1ECON
CHAIRQ<7:0>
00FF
15:0
CHSIRQ<7:0>
CFORCE CABORT PATEN SIRQEN AIRQEN
—
—
— FF00
31:16 —
3140 DCH1INT
—
—
—
—
—
—
—
CHSDIE CHSHIE CHDDIE CHDHIE CHBCIE CHCCIE CHTAIE CHERIE 0000
15:0 —
—
—
—
—
—
—
—
CHSDIF CHSHIF CHDDIF CHDHIF CHBCIF CHCCIF CHTAIF CHERIF 0000
31:16
3150 DCH1SSA
15:0
CHSSA<31:0>
0000
0000
31:16
3160 DCH1DSA
15:0
CHDSA<31:0>
0000
0000
Legend: x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1:
All registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 11.2 “CLR, SET and INV Registers” for
more information.