TC1796 Datasheet, PDF (12/134 Pages) Infineon Technologies AG – 32-Bit Single-Chip Microcontroller TriCore

2.3
Pin Configuration
TC1796
General Device Information
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26
A
N.C. P2.9 P2.13 P2.15 P0.14 P0.5 P0.2 P0.1 P0.0 P3.14 P3.5 P3.1 P5.1 P5.2 P5.7
SO
N1
FCL
P1A
V_DDFL3
P9.0
P9.3 P10.0 NMI
HD
RST
BY
PASS
V_DDP
V_SS
A
B
P2.6
P2.7 P2.10 P2.14 P0.9
P0.6
P0.4
P0.3 P3.15 P3.6
P3.3
P3.0
P5.0
P5.3
P5.6
SO
P1A
FCL
N1
V_DDFL3
P9.1
P9.2
P10.1
PO
RST
TEST
MODE
V_DDP
V_SS
V_DD
B
C
P2.5
P2.8 P2.11 P2.12 P0.12 P0.10 P0.8
P0.7
P3.7 P3.10 P3.9
P3.4
P3.2
P5.5
P5.4
SO
P0A
FCL
N0
FCL
P0A
P9.6
P9.8 P10.2 N.C.
V_DDP
V_SS
V_DD
BRK
IN
C
D P2.4 P2.3 P2.2 P0.15 P0.13 P0.11 V_DDP V_SS
V_DD P3.8 P3.12 P3.13 P3.11 V_DDP V_SS
V_DD
SO
N0
P9.4 P9.5 P9.7 P10.3 V_DDP
V_SS
V_DD
TDO ^BRK
OUT
D
E P6.12 P6.11 P6.6 P6.9
F P6.14 P6.10 P6.4 P6.8
G P6.15 P6.13 P6.7 P6.5
V_DD TCK TDI ^VDD
E
OSC3
TRST TMS ^{VSS VDD} F
OSC
OSC
N.C.
TST XTAL XTAL
RES 2
1
G
H P8.1 P8.0 N.C. V_DD
V V V V H _{DDEBU DDEBU DDEBU DDEBU}
J P8.4 P8.3 P8.2 V_SS
A5 A0 A1 A2 J
K P8.7 P8.5 P8.6 V_DDP
TR12 TR13 TR15 V_SS V_SS V_SS V_SS V_SS
A9 A6 A3 A4 K
L P1.15 P1.14 P1.13 P1.11
TR11 TR10 TR14 V_SS V_SS V_SS V_SS V_SS
V_SS A13 A7 A8 L
M P1.10 P1.9 P1.8 P1.5
TR9 TR8 V_SS V_SS V_SS V_SS V_SS V_SS
V_DDEBU A12 A11 A10 M
N P1.3 P1.7 P1.6 P1.4
V_SS V_SS V_SS V_SS V_SS V_SS V_SS V_SS
A15 A16 A17 A14 N
P P1.2 P1.1 P1.0 P1.12
R ^VDD P7.1 P7.0 V_DD
SBRAM
T P7.6 P7.5 P7.4 V_SS
U AN23 P7.7 P7.3 P7.2
V_SS V_SS V_SS V_SS V_SS V_SS V_SS V_SS
TR6 TR7 TR5 V_SS V_SS V_SS V_SS V_SS
TR
CLK
TR3
TR1
V_SS
V_SS
V_SS
V_SS
V_SS
TR4 TR2 TR0 V_SS V_SS V_SS V_SS V_SS
V_DD A19 A20 A18 P
V_SS A21 A23 A22 R
V_DDEBU D1
D3
D0
T
D6 D9 D5 D2 U
V AN22 AN21 AN19 AN16
V_DD D13 D8 D4 V
W AN20 AN17 AN13 V_DDM
V_SS D16 D12 D7 W
Y AN18 AN14 AN10 V_SSM
V_DDEBU D18 D14 D10 Y
AA AN15 AN11 AN5 AN2
D19 D22 D17 D11 AA
AB AN12 AN9 AN3 AN7
V_DD D21 D20 D15 AB
AC AN8 AN4 AN32 AN38 AN42 V_AGND1 AN26 AN24 V_DDAF V_SS
V_DD
P4.4
P4.8
P4.12
SLSO
1
V_DDP
V_SS V_DDEBU V_SS
V_DD N.C. V_DDEBU V_SS D28 D25 D23
AC
AD AN6 AN1 AN34 AN40 AN35 V_AREF1 AN27 AN25 V_SSAF P4.0 P4.2 P4.5 P4.11 P4.15 SLSI0 V_DDP BC1 HLDA CS3 CS2 CS1 BREQ N.C. D31 D27 D24 AD
AE
AN0 AN33 AN36 AN41 V_AREF0 AN28 AN30 V_FAGND V_DDMF P4.1 P4.3
P4.7
P4.13
SLSO
0
MRST
0
V_DDP
BC0
BC3 ^CS WAIT CS0
COMB
N.C.
N.C.
D30
D29
D26
AE
AF
N.C.
AN37 AN39 AN43 V_AGND0 AN29 AN31 V_FAREF V_SSMF
P4.6
P4.9
P4.10
P4.14
SCLK
0
MTSR
0
V_DDP
HOLD
BC2
MR/W
RD
RD/
WR
ADV
BAA
BF
CLKI
BF
CLKO
N.C.
AF
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26
MCA05584
Figure 3 TC1796 Pinning for P/PG-BGA-416-4 Package (Top view)
Data Sheet
12
V1.0, 2008-04