PIC32MX1XX_12 Datasheet, PDF (57/328 Pages) Microchip Technology – 32-bit Microcontrollers (up to 128 KB Flash and 32 KB SRAM) with Audio and Graphics Interfaces, USB, and Advanced Analog

TABLE 4-16: SYSTEM CONTROL REGISTER MAP
Bits
31/15 30/14 29/13
28/12
27/11 26/10
25/9
24/8
23/7
22/6
21/5
20/4
19/3
18/2
17/1
16/0
F000
OSCCON
31:16
15:0
—
—
—
PLLODIV<2:0>
COSC<2:0>
—
FRCDIV<2:0>
NOSC<2:0>
— SOSCRDY PBDIVRDY PBDIV<1:0>
CLKLOCK ULOCK⁽⁴⁾ SLOCK SLPEN
CF
PLLMULT<2:0>
x1xx⁽²⁾
UFRCEN⁽⁴⁾ SOSCEN OSWEN xxxx⁽²⁾
F010
OSCTUN
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
TUN<5:0>
—
—
0000
0000
31:16 —
RODIV<14:0>
F020 REFOCON _{15:0 ON}
—
SIDL
OE
RSLP
— DIVSWEN ACTIVE
—
—
—
—
ROSEL<3:0>
0000
0000
31:16
F030 REFOTRIM _15:0
—
—
—
ROTRIM<8:0>
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
0000
—
—
0000
0000
WDTCON
31:16
15:0
—
ON
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
SWDTPS<4:0>
—
—
—
0000
WDTWINEN WDTCLR 0000
F600
RCON
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
0000
—
—
CMR VREGS EXTR
SWR
—
WDTO SLEEP
IDLE
BOR
POR xxxx⁽²⁾
F610
RSWRST
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
0000
—
SWRST 0000
F200
CFGCON
31:16
15:0
—
—
—
—
—
—
— IOLOCK PMDLOCK —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— JTAGEN
—
—
—
0000
—
TDOEN 000B
F230
SYSKEY⁽³⁾
31:16
15:0
SYSKEY<31:0>
0000
0000
F240
PMD1
31:16
15:0
—
—
—
—
—
—
—
—
CVRMD
—
—
—
—
—
—
— CTMUMD —
—
—
—
—
—
—
—
—
—
—
—
—
0000
—
AD1MD 0000
F250
PMD2
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
0000
—
—
CMP3MD CMP2MD CMP1MD 0000
F260
PMD3
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
OC5MD OC4MD OC3MD OC2MD OC1MD 0000
—
IC5MD IC4MD IC3MD
IC2MD IC1MD 0000
F270
PMD4
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
0000
—
T5MD T4MD
T3MD
T2MD
T1MD 0000
F280
PMD5
31:16
15:0
—
—
—
—
—
—
—
—
—
—
— USB1MD —
—
—
SPI2MD SPI1MD
—
—
—
—
—
—
—
—
—
—
I2C1MD I2C1MD 0000
—
U2MD U1MD 0000
F290
PMD6
31:16
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
PMPMD 0000
—
REFOMD RTCCMD 0000
Legend: x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1:
2:
3:
4:
With the exception of those noted, all registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 11.2
“CLR, SET and INV Registers” for more information.
Reset values are dependent on the DEVCFGx Configuration bits and the type of reset.
This register does not have associated CLR, SET, INV registers.
This bit is available on PIC32MX2XX devices only.