TLC34076_16 Datasheet, PDF (5/69 Pages) Texas Instruments – Video Interface Palette

List of Illustrations
Figure
Title
Page
2–1 DOTCLK/VCLK/SCLK Relationship . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–4
2–2 SCLK/VCLK Control Timing (SSRT Disabled, SCLK Frequency = VCLK
Frequency) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–6
2–3 SCLK/VCLK Control Timing (SSRT Enabled, SCLK Frequency = VCLK
Frequency) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–7
2–4 SCLK/VCLK Control Timing (SSRT Disabled, SCLK Frequency = 4 y VCLK
Frequency) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–7
2–5 SCLK/VCLK Control Timing (SSRT Enabled, SCLK Frequency = 4 y VCLK
Frequency) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–8
2–6 Equivalent Circuit of the IOG Current Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–17
2–7 7.5-IRE, 8-Bit Composite Video Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–18
2–8 0-IRE, 8-Bit Composite Video Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–18
2–9 Relationship Between SFLAG/NFLAG, BLANK, and SCLK . . . . . . . . . . . . . . . . . . . . . 2–20
2–10 SFLAG/NFLAG Timing in Special Nibble Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–22
2–11 Test-Register Control-Word State Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–25
2–12 Internal Comparator Circuitry for Analog Test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–27
3–1 MPU Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–12
3–2 Video Input/Output Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–13
3–3 SFLAG/NFLAG Timing (When SSRT Function is Enabled) . . . . . . . . . . . . . . . . . . . . . 3–13
v