C541U_99 Datasheet, PDF (188/192 Pages) Siemens Semiconductor Group – 8-BIT CMOS MICROCONTROLLER

Index
C541U
F1 . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3, 3-7
Fail save mechanisms . . . . . . . . . . 8-1–8-7
Fast power-on reset . . . . . . . . . . . . 5-3, 8-7
Features . . . . . . . . . . . . . . . . . . . . . . . . . 1-2
FNR10-0. . . . . . . . . . . . . . . . . . . . 3-9, 6-65
FNRH . . . . . . . . . . . . . . . . . . . 3-5, 3-9, 6-65
FNRL . . . . . . . . . . . . . . . . . . . 3-5, 3-9, 6-65
Functional units . . . . . . . . . . . . . . . . . . . 1-1
Fundamental structure . . . . . . . . . . . . . . 2-1
G
GATE . . . . . . . . . . . . . . . . . . . . . . 3-6, 6-18
GEPIE0 . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
GEPIE1 . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
GEPIE2 . . . . . . . . . . . . . . . . . . . . . . . . 3-10
GEPIE3 . . . . . . . . . . . . . . . . . . . . . . . . 3-10
GEPIE4 . . . . . . . . . . . . . . . . . . . . . . . . 3-10
GEPIEn . . . . . . . . . . . . . . . . . . . . 6-66, 7-9
GEPIR . . . . . . . . . . . . . 3-5, 3-7, 6-58, 7-15
GF0 . . . . . . . . . . . . . . . . . . . . . . . . 3-6, 9-2
GF1 . . . . . . . . . . . . . . . . . . . . . . . . 3-6, 9-2
H
Hardware reset. . . . . . . . . . . . . . . . . . . . 5-1
I
I/O ports . . . . . . . . . . . . . . . . . . . 6-1 to 6-14
I0ETF . . . . . . . . . . . . . . . . . . . . . . 3-6, 7-21
I0ETR . . . . . . . . . . . . . . . . . . . . . . 3-6, 7-21
I1ETF . . . . . . . . . . . . . . . . . . . . . . 3-6, 7-21
I1ETR . . . . . . . . . . . . . . . . . . . . . . 3-6, 7-21
IDLE . . . . . . . . . . . . . . . . . . . . . . . . 3-6, 9-2
IDLS . . . . . . . . . . . . . . . . . . . . . . . . 3-6, 9-2
IE0 . . . . . . . . . . . . . . . . . . . . . . . . 3-6, 7-10
IE1 . . . . . . . . . . . . . . . . . . . . . . . . 3-6, 7-10
IEN0 . . . . . . . . . . . . . . . . . . . . . 3-4, 3-6, 7-4
IEN1 . . . . . . . . . . . . . . . . . . . . . 3-4, 3-6, 7-5
INCE0. . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
INCE1. . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
INCE2. . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
INCE3. . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
INCE4. . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
INCEn. . . . . . . . . . . . . . . . . . . . . . . . . . 6-67
INT0 . . . . . . . . . . . . . . . . . . . . . . . 3-7, 7-20
INT1 . . . . . . . . . . . . . . . . . . . . . . . 3-7, 7-20
Interrupts . . . . . . . . . . . . . . . . . . . 7-1–7-22
Entry sequence timing . . . . . . . . . . . 7-18
External interrupts. . . . . . . . . . . . . . . 7-20
Handling procedure . . . . . . . . . . . . . 7-18
Registers . . . . . . . . . . . . . . . . 7-4 to 7-16
Request flags . . . . . . . . . . . . . . . . . . 7-10
Response time . . . . . . . . . . . . . . . . . 7-22
Sources and vector addresses. . . . . 7-19
IP0 . . . . . . . . . . . . . . . . . . . . . 3-4, 3-7, 7-16
IP1 . . . . . . . . . . . . . . . . . . . . . . . . 3-4, 7-16
IT0 . . . . . . . . . . . . . . . . . . . . . . . . 3-6, 7-10
IT1 . . . . . . . . . . . . . . . . . . . . . . . . 3-6, 7-10
ITCON . . . . . . . . . . . . . . . . . . 3-4, 3-6, 7-21
L
L06-L00 . . . . . . . . . . . . . . . . . . . . 3-9, 6-74
L16-L10 . . . . . . . . . . . . . . . . . . . . 3-9, 6-74
L26-L20 . . . . . . . . . . . . . . . . . . . 3-10, 6-74
L36-L30 . . . . . . . . . . . . . . . . . . . 3-10, 6-74
L46-L40 . . . . . . . . . . . . . . . . . . . 3-10, 6-74
LED0 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6
LED1 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6
LED2 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7
LEN3 - 0. . . . . . . . . . . . . . . . . . . . 3-7, 6-80
Logic symbol . . . . . . . . . . . . . . . . . . . . . 1-3
LOOPB . . . . . . . . . . . . . . . . . . . . 3-6, 6-33
LSBSM. . . . . . . . . . . . . . . . . . . . . 3-6, 6-33
M
M0 . . . . . . . . . . . . . . . . . . . . . . . . 3-6, 6-18
M1 . . . . . . . . . . . . . . . . . . . . . . . . 3-6, 6-18
Memory organization . . . . . . . . . . . . . . . 3-1
Data memory . . . . . . . . . . . . . . . . . . . 3-2
General purpose registers . . . . . . . . . 3-2
Memory map . . . . . . . . . . . . . . . . . . . 3-1
Program memory . . . . . . . . . . . . . . . . 3-2
MSTR. . . . . . . . . . . . . . . . . . . . . . 3-6, 6-29
N
NACK0. . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
NACK1. . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
NACK2. . . . . . . . . . . . . . . . . . . . . . . . . 3-10
NACK3. . . . . . . . . . . . . . . . . . . . . . . . . 3-10
NACK4. . . . . . . . . . . . . . . . . . . . . . . . . 3-10
NACKn. . . . . . . . . . . . . . . . . . . . 6-72, 7-14
NAIE0 . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
NAIE1 . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
NAIE2 . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
NAIE3 . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
NAIE4 . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
NAIEn . . . . . . . . . . . . . . . . . . . . . 6-70, 7-8
NOD0. . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
NOD1. . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
Semiconductor Group
12-3